GS8182S18D-267/250/200/167
165焊球BGA
商用温度
工业级温度
特点
同时读取和写入SigmaQuad 接口
JEDEC标准的引脚和封装
双双数据速率接口
采样数据的时间字节写控制
DLL电路的宽输出数据有效窗口和未来
频率调节
突发的2读取和写入
1.8 V + 150 / -100 mV的核心供电
1.5 V或1.8 V HSTL接口
流水线读操作
完全一致的读取和写入管道
ZQ模式引脚可编程输出驱动强度
IEEE 1149.1 JTAG标准的边界扫描
165焊球， 13毫米×15毫米1毫米焊球间距的BGA封装
符合RoHS标准的165焊球BGA封装
未来的36MB ， 72MB ， 144MB和器件引脚兼容
2 18MB爆
DDR SigmaSIO -II SRAM
267兆赫， 167兆赫
1.8 V V
DD
1.8 V和1.5 V的I / O
底部视图
165焊球， 13毫米×15毫米BGA
1毫米凸块间距， 11 ×15阵列的凹凸
JEDEC标准。 MO- 216 ，变化CAB- 1
内部连接到触发输出寄存器代替。每个突发
2 SigmaSIO -II SRAM还提供回波时钟输出，
CQ和，这是与读出的数据输出的同步。
当在源同步时钟方案，回声使用
时钟输出可用于触发输入寄存器中的数据的
目的地。
因为独立的I / O连拍2的RAM始终处于传输数据
两包， A0在内部设置为0表示第一个读或写
转移，并自动增加1的下一个
传输。由于LSB是并列关内，地址
2的RAM一阵领域始终是一个地址引脚小于
通告的索引深度（例如， 1M ×18有512K
可寻址的索引） 。
SigmaRAM 系列概述
GS8182S18构建符合SigmaSIO -II的
SRAM引脚排列标准独立的I / O同步SRAM 。
他们是18874368位（ 18MB ）的SRAM 。这些是第一个在
一个家庭的宽，非常低的电压HSTL I / O设计的SRAM
在实现经济高所需要的速度来操作
高性能网络系统。
时序和解决方案
2 SigmaSIO - II SRAM的突发是一个同步装置。它
采用双输入寄存器时钟输入， K和K的器件
还允许用户操纵输出寄存器时钟
输入准独立的双输出寄存器时钟
输入，C和C如果C时钟拉高，在K时钟
参数简介
-267
TKHKH
TKHQV
3.75纳秒
0.45纳秒
-250
4.0纳秒
0.45纳秒
-200
5.0纳秒
0.45纳秒
-167
6.0纳秒
0.5纳秒
冯： 1.08A 8/2005
1/31
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8182S18D-267/250/200/167
1M ×18 SigmaQuad SRAM的顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
D
关闭
NC
NC
NC
NC
NC
NC
TDO
2
V
SS
/ SA
(144Mb)
Q9
NC
D11
NC
Q12
D13
V
REF
NC
NC
Q15
NC
D17
NC
TCK
3
NC / SA
(36Mb)
D9
D10
Q10
Q11
D12
Q13
V
DDQ
D14
Q14
D15
D16
Q16
Q17
SA
4
读/写
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
5
BW1
NC
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
6
K
K
SA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
SA
C
C
7
NC
BW0
SA
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
SA
SA
SA
8
LD
SA
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
SA
SA
9
SA
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
SA
10
V
SS
/ SA
(72Mb)
NC
Q7
NC
D6
NC
NC
V
REF
Q4
D3
NC
Q1
NC
D0
TMS
11
CQ
Q8
D8
D7
Q6
Q5
D5
ZQ
D4
Q3
Q2
D2
D1
Q0
TDI
11 ×15焊球BGA - 13× 15平方毫米车身1毫米凸块间距
注意事项：
1.扩展地址： A3为36MB ， A10为72MB ， A2为144MB
2. BW0控制写入D0 ： D8 。 BW1控制写入D9 ： D17 。
3.建议H1绑低与未来器件的兼容性。
冯： 1.08A 8/2005
2/31
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8182S18D-267/250/200/167
引脚说明表
符号
SA
NC
读/写
BW0–BW1
K
C
TMS
TDI
TCK
TDO
V
REF
ZQ
K
C
D
关闭
LD
CQ
CQ
D
Q
V
DD
V
DDQ
V
SS
描述
同步地址输入
无连接
同步读/写
同步字节写入
输入时钟
输出时钟
测试模式选择
测试数据输入
测试时钟输入
测试数据输出
HSTL输入参考电压
输出阻抗匹配输入
输入时钟
输出时钟
DLL禁用
同步加载销
输出回波时钟
输出回波时钟
同步数据输入
同步数据输出
电源
隔离输出缓冲器供应
电源：地面
TYPE
输入
—
输入
输入
输入
输入
输入
输入
输入
产量
输入
输入
输入
产量
—
—
产量
产量
输入
产量
供应
供应
供应
评论
—
—
低电平有效
高电平有效
高电平有效
—
—
—
—
—
—
低电平有效
低电平有效
低电平有效
低电平有效
低电平有效
高电平有效
1.8 V额定
1.8或1.5 V额定
—
注意事项：
1.使用C，C ，K或K不能被设定为V
REF
电压。
2.当ZQ引脚直接连接到V
DD
，输出阻抗设置为最小值，它不能被连接到地或左不整合
连接的。
3. NC =不连接到死亡或任何其他引脚
背景
单独的I / O的SRAM ，像SigmaQuad静态存储器，在应用中交替读取并且需要写入的吸引力。对
另一方面，通用I / O的SRAM一样SigmaCIO家庭很受欢迎的应用中的读或写突发流量的
需要的。该SigmaSIO SRAM是这两款器件的混合体。像SigmaQuad系列器件中， SigmaSIO有
独立的I / O数据通道，向用户提供独立的数据输入和数据输出引脚。然而， SigmaSIO设备提供控制
协议一样，所提供的SigmaCIO设备。因此，虽然SigmaQuad的SRAM允许使用者在操作两个数据端口
同时，它们的力的交替读出和写入地址的负载。 SigmaSIO的SRAM允许连续负载读写
地址就像SigmaCIO的SRAM ，但在一个单独的I / O配置。
冯： 1.08A 8/2005
3/31
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8182S18D-267/250/200/167
像SigmaQuad SRAM ，一个SigmaSIO -II SRAM可以读取和写入执行的交替序列。然而，这样做
结果，在数据输入端口和数据输出端口没有拖延，以做备用传输。一个SigmaQuad设备将保持
在产能全时运行这两个端口。另一方面，在SigmaSIO设备可以接受的读取命令的连续流
和读数据或写命令的连续流，并写入数据。该SigmaQuad设备，相比之下，限制从用户
装载的读或写地址的一个连续的数据流。该SigmaSIO装置的优点在于，它允许两倍的随机
地址带宽为任一读或比能与所述设备的一个SigmaQuad版本中来达到的写操作。 SigmaCIO的SRAM
提供这种相同的效果，但没有单独的数据在与数据输出引脚上提供的SigmaSIO的SRAM 。因此，
SigmaSIO设备在两者之间伪双端口SRAM应用中的通信流量突发有用
电独立的总线是需要的。
每三个SigmaQuad家庭的SRAM - SigmaQuad ， SigmaCIO以及SigmaSIO -支持类似地址速率，因为
随机地址速率由RAM的内部性能来确定。另外，所有三个SigmaQuad家庭SRAM是
基于相同的内部电路。不同设备的真值表之间的差异要从差异如何
在RAM的接口做作，与系统的其余部分交互。操作每种模式都有自己的优点和
缺点。用户应该考虑到由RAM中所做的工作的性质，以评估哪个版本是最适合于
该应用程序在眼前。
突发的2 SigmaSIO - II SRAM DDR读
地址输入， R / W ，和LD引脚的状态进行采样的K. LD高的原因，芯片禁用每个上升沿。高上
在R / W引脚开始一个读周期。可以将数据同步输出后的K下一个上升沿与C（上升沿或者被K ，如果C和C
被捆绑的高点） ，之后的K与C（上升沿以下上升沿或者被K ，如果C和C都与高点） 。
SigmaSIO - II双数据速率SRAM读一
读了
写B
READ C
写
NOP
阅读电子
阅读F
NOP
K
K
地址
LD
读/写
BWX
D
C
C
Q
CQ
CQ
A
A+1
C
C+1
E
E+1
F
B
B
B+1
B+1
D
D
D+1
D+1
A
B
C
D
E
F
冯： 1.08A 8/2005
4/31
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS8182S18D-267/250/200/167
突发的2 SigmaSIO - II SRAM DDR写
地址输入， R / W ，和LD引脚的状态进行采样的K. LD高的原因，芯片禁用每个上升沿。低的
R / W引脚，开始写周期。数据以K的下一个上升沿再K的上升沿移入
SigmaSIO - II双数据速率SRAM写第一
写一个
阅读B
NOP
READ C
写
NOP
阅读电子
阅读F
NOP
K
K
地址
LD
读/写
BWX
D
C
C
Q
CQ
CQ
B
B+1
C
C+1
E
E+1
F
A
A
A+1
A+1
D
D
D+1
D+1
A
B
C
D
E
F
冯： 1.08A 8/2005
5/31
2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
QQ：2881677436 复制
