GM72V28841AT/ALT
4Banks X 4M X 8位同步DRAM
描述
该GM72V28841AT / ALT是一个同步
动态随机存取存储器包括
134217728存储单元和逻辑包括
操作同步地输入和输出电路
通过参照的外部的正边沿
提供时钟。
该GM72V28841AT / ALT提供四个
的4,194,304字×8位的银行实现高
带宽与时钟频率高达133
兆赫。
引脚配置
VCC
DQ0
VCCQ
NC
DQ1
VSSQ
NC
DQ2
VCCQ
NC
DQ3
VSSQ
NC
VCC
NC
/ WE
/ CAS
/ RAS
/ CS
BA0/A13
BA1/A12
A10,AP
A0
A1
A2
A3
VCC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
特点
* PC133 / PC100 / PC66兼容
-75(133MHz)/-8(125MHz)
-7K(PC100,2-2-2)/-7J(PC100,3-2-2)
-10K(PC66)
* 3.3V单电源供电
* LVTTL接口
*最大时钟频率
100/125/133 MHz的
*每64毫秒4096刷新周期
*两种刷新操作
自动刷新/自刷新
*可编程的突发访问的能力;
- 顺序：顺序/交错
- 长度：1 /2/ 4/8 / FP
*可编程CAS延时： 2/3
* 4 ，银行可以独立运行或
同时
*突发读/突发写或突发读取/单
写操作能力
*输入和输出掩蔽通过DQM输入
*背的一个时钟向后读取或写入
命令间隔
*同步断电和时钟
暂停功能与一个时钟延迟
为进入和退出
* JEDEC标准的54Pin 400mil TSOP II
包
JEDEC标准
400万54引脚TSOP II
（ TOP VIEW ）
VSS
DQ7
VSSQ
NC
DQ6
VCCQ
NC
DQ5
VSSQ
NC
DQ4
VCCQ
NC
VSS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
引脚名称
CLK
CKE
CS
RAS
CAS
WE
A0~A9,A11
A10 / AP
BA0/A13
~BA1/A12
DQ0~DQ7
DQM
VCCQ
VSSQ
VCC
VSS
NC
时钟
时钟使能
芯片选择
行地址选通
列地址选通
写使能
地址输入
地址输入或自动预充电
BANK SELECT
数据输入/输出的数据
数据输入/输出面膜
V
CC
对于DQ
V
SS
对于DQ
电源内部电路
地上的内部电路
无连接
这份文件是一个普通的产品说明，如有变更，恕不另行通知。现代电子不承担任何
负责使用说明电路。没有专利许可。
1.0版/ Dec.99
本站由ICminer.com电子图书馆服务版权所有2003
GM72V28841AT/ALT
框图
A0到A13
A0到A9
A0到A13
列地址
计数器
列地址
卜FF器
行地址
计数器
刷新
计数器
行解码器
行解码器
行解码器
行解码器
列解码器
感测放大器& I / O总线
列解码器
感测放大器& I / O总线
列解码器
感测放大器& I / O总线
存储阵列
BANK 0
4096排
×1024列
×8位
存储阵列
银行1
4096排
×1024列
×8位
存储阵列
2银行
4096排
×1024列
×8位
列解码器
感测放大器& I / O总线
存储阵列
3银行
4096排
×1024列
×8位
输入
卜FF器
产量
卜FF器
控制逻辑&
时序产生器
RAS
CAS
WE
1.0版/ Dec.99
CKE
CLK
DQ0到DQ7
DQM
CS
2
本站由ICminer.com电子图书馆服务版权所有2003
GM72V28841AT/ALT
引脚说明
引脚名称
CLK
（输入引脚）
CKE
（输入引脚）
描述
CLK是主时钟输入到该引脚。另一输入信号被称为
在CLK的上升沿。
该引脚确定下一CLK是否是有效的。如果CKE是高，则
下一个CLK的上升沿是有效的。如果CKE是低电平，下一个CLK的上升沿
无效的。该引脚用于掉电和时钟挂起模式。
当CS为低时，命令输入周期变为有效。当CS为高电平时，
所有的输入将被忽略。然而，内部操作（银行主动，爆
操作等）被保持。
虽然这些引脚名称相同的那些常规的DRAM ，
它们的功能以不同的方式。这些引脚定义操作命令（读，
写，等等），这取决于它们的电压电平的组合。有关详细信息，
参考命令操作部。
行地址（ AX0到AX11 ）由A0在银行确定为A11级
活跃的指令周期CLK上升沿。列地址（ AY0到AY9 ;
GM72V28841AT / ALT）由A0确定至A9级在读或写
指令周期CLK上升沿。这列地址变成爆
访问开始地址。 A10定义了预充电模式。当A10 =高点
预充电命令周期，所有银行都预充电。但是，当A10 =
低的预充电命令周期，只有被选中的行
A12 / A13 （BS）被预充电。
CS
（输入引脚）
RAS ，CAS和WE
（输入引脚）
A0 ~ A11
（输入引脚）
A12/A13
（输入引脚）
A12 / A13是银行选择信号（ BS ） 。的存储器阵列
GM72V28841AT / ALT分为0的银行，银行1 ， BANK2和银行3 。
GM72V28841AT / ALT包含4096行×1024列×8位。如果是A12
低，如果A13为低，银行选择0 。如果A12是高和A13为低，
银行1被选中。如果A12为低和A13为高，银行2中选择。如果A12
是高和A13为高，银行3被选中。
DQM ， DQMU / DQML控制输入/输出缓冲器。
- 读操作：如果DQM ， DQMU / DQML为高电平时，输出缓冲器
变成高阻抗。如果DQM ， DQMU / DQML为低电平时，输出缓冲器
变低-Z 。
- 写操作：如果DQM ， DQMU / DQML是高，以前的数据保存
（新的数据不被写入） 。如果DQM ， DQMU / DQML为低时，所述数据是
写的。
DQM ，
DQMU / DQML
（输入引脚）
1.0版/ Dec.99
3
本站由ICminer.com电子图书馆服务版权所有2003
GM72V28841AT/ALT
引脚说明（续）
引脚名称
DQ0 DQ3
（ I / O引脚）
V
CC
和V
CCQ
（电源引脚）
V
SS
和V
SSQ
（电源引脚）
NC
描述
数据输入和输出，从这些引脚。这些管脚是那些相同的
传统的DRAM 。
加上3.3V 。 （V
CC
为内部电路和V
CCQ
是输出
缓冲区。 ）
接地连接。 （V
SS
为内部电路和V
SSQ
是输出
缓冲区。 ）
无连接引脚。
指令操作
命令真值表
同步DRAM识别由CS ， RAS ， CAS指定下列命令，我们
和地址引脚。
功能
ignore命令
无操作
在整页突发停止
列地址和
读命令
阅读自动预充电
列地址和
写命令
符号
DESL
NOP
BST
读
读了
WRIT
CKE
n
n-1
H
H
H
H
H
H
H
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
V
X
CS
H
L
L
L
L
L
L
L
L
L
L
L
RAS
X
H
H
H
H
H
H
L
L
L
L
L
CAS
X
H
H
L
L
L
L
H
H
H
L
L
WE
X
H
L
H
H
L
L
H
L
L
H
L
A12~
A13
X
X
X
V
V
V
V
V
V
X
X
V
A10
X
X
X
L
H
L
H
V
L
H
X
V
A0~
A11
X
X
X
V
V
V
V
V
X
X
X
V
带自动预充电令状内写
行地址选通和
银行主动
预充电选择银行
预充电所有银行
刷新
模式寄存器设置
ACTV
PRE
PALL
REF / SELF
太太
*注：H ： V
IH
， L： V
IL
X： V
IH
或V
IL
，V ：有效地址
输入
1.0版/ Dec.99
4
本站由ICminer.com电子图书馆服务版权所有2003
GM72V28841AT/ALT
ignore命令[ DESL ] ：
当这个命令
设置（ CS为高电平） ，同步DRAM
忽略命令输入处的时钟。然而，该
内部状态将被保持。
无操作[ NOP ] ：
此命令是不是
执行命令。但是，内部
行动仍在继续。
在整页[ BST ]连拍站：
这
命令停止全页突发操作（爆
长度=整版（ 1024 ： GM72V28841AT / ALT ） ，
并且是非法的，否则。全页突发继续
直到这个命令被输入。当数据
输入/输出完成了数据的完整页面，它
自动返回到开始地址，并
输入/输出被重复执行。
列地址选通和读命令
[阅读] ：
此命令启动一个读操作。
此外，突发读取的起始地址是
由列地址确定
（ AY0到AY9 ： GM72V28841AT / ALT ， ）和
银行选择地址（ A12 / A13 ） 。后读出的
操作中，输出缓冲器变成高阻抗。
阅读与自动预充电[读取] ：
这
命令自动执行预充电
读取的一个突发长度的突发后的操作
1 ，2，4或8，当突发长度是整页，
这个命令是非法的。
列地址选通和写命令
[ WRIT ] ：
此命令启动写操作。
当选择猝发写模式中，列
地址（ AY0到AY9 ; GM72V28841AT / ALT ）
而银行选择地址（ A12 / A13 ）成为
突发写入起始地址。当单个写
模式被选择时，数据只写入到
由列地址（ AY0到指定位置
AY9 ; GM72V28841AT / ALT）和银行选择
地址（ A12 / A13 ） 。
写带自动预充电[ WRIT A] ：
这
命令自动执行预充电
一个脉冲串之后的操作写为1 ， 2的长度
4或8，或经过一个单一的写操作。当
突发长度为整页，这个命令是非法的。
行地址选通和银行激活
[ ACTV ] ：
此命令激活该行认为
通过A12 / A13 （BS）的选择和确定
行地址（ AX0到AX11 ） 。如果A12为低，并
如果A13为低，银行0被激活。如果A12为高
而A13是低，银行1被激活。如果是A12
低， A13为高，银行2被激活。如果A12
是高和A13是高，银行3被激活。
预充电选择银行[二手] ：
这
命令启动预充电操作为银行
通过A12 / A13选择。如果A12为低电平;若A13
是低，银行选择0 。如果A12为高，并
A13是低，银行1被选中。如果A12为低
而A13为高，银行2被选中。如果是A12
高， A13为高，银行3被选中。
预充电所有银行[ PALL ] ：
此命令
开始对所有银行预充电操作。
刷新[ REF / SELF ] ：
此命令启动
刷新操作。有两种类型的刷新的
操作中， 1是自动刷新，而另一个是
自刷新。有关详细信息，请参阅CKE真相
表款。
模式寄存器集[黄] ：
同步DRAM
有一个模式寄存器定义它如何运作。
该模式寄存器由地址管脚指定
（ A0至A11）的模式寄存器设置循环。为
详细信息，请参阅模式寄存器的配置。
接通电源后，在模式寄存器中的内容
是不确定的，执行模式寄存器集
命令来设置模式寄存器。
1.0版/ Dec.99
5
本站由ICminer.com电子图书馆服务版权所有2003
QQ：2881677436 复制
