【SLWS137AGC3021A3.3V混频器和载体去除CHIP数据表2002年10月该数据表包含了可】,IC型号GC3021A,GC3021A PDF资料,GC3021A经销商,ic,电子元器件-51电子网

SLWS137A

GC3021A

3.3V混频器和载体

去除CHIP

数据表

2002年10月

该数据表包含了可在任何时候更改，恕不另行通知信息。

GC3021A 3.3V混合机和载波去除芯片

SLWS137A

修订历史

该数据表是从GC3021数据表修订，以反映变化GC3021A更换。

调整

1.0

日期

9 Sept2002

描述

首先GC3021A数据表。在规范的主要变化体现3.3volt操作

化。

0.1

GC3021A TO GC3021比较

该GC3021A被设计成一个功能齐全，占地面积兼容的替代GC3021芯片。该

时序规格为GC3021A达到并超过了时序规格为GC3021 。在电

GC3021A是3.3伏特仅一部分，使得它与GC3021的5伏的模式不兼容。该GC3021A不支持

从GC3021 PECL电高速接口。除了这一变化， GC3021A是与完全兼容

GC3021的3.3伏的方式，但在较低的功率消耗。请参见第5章时序和电气规范。

注： GC3021A输入不耐受5伏电压;如果输入电压超过VCC + 0.5V ，可能会出现芯片损坏

（3.8伏）。使用GC3021在5伏特的设计将需要添加一个3.3伏的电源电压电平转换器使用

该GC3021A 。

该GC3021A的功能已略有增强，但任何增强功能是“落后”兼容

与除功率降低控制的GC3021 。在GC3021A用户必须设置位控制15

1.注册亮点增强随之而来。

0.1.1

时钟丢失检测模式和掉电模式

在GC3021芯片使用一个缓慢的内部时钟断电的芯片或把它置于低功耗模式，如果

时钟被停止。慢时钟的GC3021A被删除，并用一种模式，将会把芯片替换

如果时钟已停止全静态模式。完全静态模式断电的芯片，并降低了功率

消费下降到几毫瓦，直到时钟恢复。用户也可以强制断电状态如果需要的话。

两个控制位（地址13的比特6和7 ），用于控制所述时钟丢失检测和省电模式。一个控制

位关闭时钟丢失检测电路，其他势力的掉电模式。这两个位都被清零，在功率可达

保持GC3021的兼容性。用户必须将POWER DOWN到“2”芯片工作。

请参见第2.9节的详细信息。

0.1.2

控制界面

该控制界面得到了增强，请使用R / W和CS的原始GC3021的选通，或以

使用使用的大多数存储器接口的RE ， WE和CE闪光。如果RE引脚接地，则该接口的行为

在R / W和CS模式，在WE引脚变为R / W引脚和CE引脚变为CS引脚。在RE引脚

该GC3021A芯片是接地引脚（引脚58）的GC3021芯片上，从而使一个GC3021A芯片焊接到一个GC3021插座

将在GC3021 R / W和CS模式下自动运行。

详情请参见2.1节。

德州仪器

-i-

本文件包含可在任何时候更改，恕不另行通知信息

GC3021A 3.3V混合机和载波去除芯片

SLWS137A

GC3021A数据表

1.0

主要特点

CARRIER去除模式

每秒100亿样本的复杂（ CSPS ）

输入数据

12位输入和输出数据

12位12位复数乘法器

4K位相位误差查找RAM

相位误差反馈回路载波和

相位偏移去除

32位的数字控制振荡器（NCO）

快照存储的自适应滤波

混频器模式

200 MSPS实际输入数据

（偶/在100MSPS奇数据）

100 MSPS复杂的输入数据

（ TTL电平输入）

12位输入和输出

32位NCO相位控制

NCO产生12位正弦和余弦

整体

微处理器接口进行控制，

输出和诊断

内置的诊断功能

500 mW的功率为100兆赫， 3.3伏

160引脚塑料四方扁平封装包

1.1

框图

框图表示该芯片的主要功能如图1

RE ， WE

A[0:8]

C[0:15]

控制

接口

内部控制

9位

16位

数据输出

（ 70兆赫）

12位

I[0:11]

DATA IN

Q[0:11]

12位

符号

对齐

输入

格式

12位

混频器

和

DC去除

产量

格式

奇数/偶数情结对，

复杂的样品，

或I / Q符号

12位

YA [ 0:11 ]

YB [ 0:11 ]

YC [ 0:11 ]

YD [ 0:11 ]

在100 MHz的复杂数据

HSO

在200 MHz的实时数据

12位

CKENA

CKENB

SYNC

计数器

国内

同步

12位

时钟

发电机

国内

钟

相位误差

LOOKUP RAM

4K BY 1内存

1位

12位

EOUT

12位

EIN

1位

相

LOCK

环

电路

32位

军士

电路

12位

快照

内存

四路64字

内存

SYNC

12位

携带

CIN

1位

图1. GC3021A框图

德州仪器

-1-

本文件包含可在任何时候更改，恕不另行通知信息

GC3021A 3.3V混合机和载波去除芯片

SLWS137A

2.0

功能说明

制造的0.5微米CMOS技术中， GC3021A芯片被设计成混合输入数据与

内部产生的正弦/余弦序列。该芯片可以被用作一个信号混合器，或如果相位误差

查找和相位锁定回路（PLL ）电路被使能时，作为用于信号解调的载波去除电路。

该混频器接收复杂的数据速率高达100 MHz ，或实样速率高达200 MHz的实时

输入模式。芯片混合输入与复正弦，并将结果输出在100MHz的速率。

在实模式下的输入数据被假定为偶/奇样本对。在200 MHz的输入数据

被分成奇数和偶数样本流，每个流以每秒100万个样本的速率。偶数和

奇数时间采样数据流与正弦和余弦混合这也被分成偶数和

奇怪的时间流。复数结果然后两个复合双频率为100MHz ，一个用于偶数输出

时间采样，另一个用于奇数时间样本。

该正弦/余弦序列的频率被指定为用于驱动一相一个32位的字相

累加器。的进位输入到相位累加器允许用户扩展调谐分辨率与

外部累加器。

该GC3021A芯片的载体去除模式允许芯片被用作QPSK / QAM的部分

使用错误的决定解调器反馈来实现载波锁定。相位误差反馈电路使用

上7位的I和Q混频器的输出，以查找一个1比特的相位误差项。相位误差查找是

由I / Q对映射到一个单一的象限使得查找表地址是唯一的12位来执行（6-

我位和6位的Q ）。在4096位的查找表是由用户编程，以输出相位的正负号

误差为每个可能的I / Q对。此相位误差馈送一个相位锁定回路（PLL ）电路，它调节

相位的频率来驱动的平均相位误差为零。

快照RAM包含存储的I / Q输出符号使用的块和正弦/余弦双

来生成它们。此信息被用于由外部的DSP芯片或微处理器来查找符号

误差，由该正弦/余弦相位旋转误差，然后更新均衡器系数。

在芯片上提供了诊断电路，以简化系统的调试和维护。

在芯片上的微处理器兼容总线接收的配置和控制信息

包括一个16位的数据的I / O端口，一9位地址端口，一个读使能，写使能和芯片使能

频闪。控制寄存器，寄存器系数，相位误差RAM和快照存储被映射到

控制端口的512字的地址空间。

的主要电路的芯片内的详细说明如下。

2.1

控制界面

该控制接口允许外部处理器来配置芯片，以捕获和读取

样品从芯片和执行诊断。

该芯片是通过写控制信息输入到芯片内的控制寄存器配置。该

寄存器被写入或从使用读出的

C [ 0:15 ] ， A [ 0 ： 8 ] ， RE ， WE ，

和

销。每一个控制寄存器

已经分配了芯片内的唯一地址。一个外部处理器（微处理器，计算机，

德州仪器

-2-

本文件包含可在任何时候更改，恕不另行通知信息

GC3021A 3.3V混合机和载波去除芯片

SLWS137A

或DSP芯片），可以通过设置写入寄存器

A[0:8]

到所需的寄存器的地址，在设置

针

低，设定

C[0:15]

到所需的值，然后脉冲

低。

必须维持在高位。

从控制读取寄存器的处理器必须设置

A[0:8]

到所需的地址，设定

低，

然后设置

低。该芯片将接盘

C[0:15]

与所选择的寄存器的内容。后

处理器读取的值

C[0:15]

它应该设置

和

HIGH 。该

C[0:15]

销被关闭

（高阻抗）时

是高还是

是低的。该芯片将只能驱动这些引脚，当两个

和

低，而且

为高。

保持为低电平，则该接口将表现在GC3021模式，其中

CS ，

和

R / W 。

该芯片的控制地址空间被划分为14的控制寄存器中，测试端口， 4 DC偏移

登记册， 256相位误差记忆单词和256快照存储字。 14个控制寄存器

MODE_REG ， SYNC_REG0 ， SYNC_REG1 ， DELAY_REG ， COUNTER_REG ， PLL_REG ， FREQ_REG0 ，

FREQ_REG1 ， OUTPUT_REGA ， OUTPUT_REGB ， OUTPUT_REGC ， OUTPUT_REGD ， SNAP_REG和

PHASE_REG 。控制寄存器映射到地址0 13参见4.0节有关的细节

这些寄存器的内容。

地址14是用来产生一单触发脉冲。这个脉冲，操作系统，这是一个时钟周期宽

可以是从芯片输出SO引脚上或用于同步的内部电路。地址15是只有一个读

端口用于监控断电和存活的时钟功能测试。针对16至19

直流偏移寄存器DC_I_IN ， DC_Q_IN ， DC_I_OUT ， DC_Q_OUT 。

针对20到255未使用。

地址的256至511是在相位误差存储器和快照之间共享

内存。从这些地址读取访问快照存储器中的内容。写入这些

地址加载相位误差查找内存。

2.2

同步计数器

同步计数器电路被用来产生用于芯片的同步脉冲。该电路接受两个同步

输入（ SA和SB ），并产生内部同步和同步输出（SO ）脉冲。该电路包含一个20位

计数器，该计数器可被设置在16× （COUNT + 1）个时钟周期，其中，计数范围是0 2个周期进行计数

-1.

计数器的终端计数（TC ），可以被用作一个同步脉冲。从低12位

计数器被诊断期间作为输入数据。

该电路可以产生一个单触发脉冲（OS ），其可以被用作一个同步脉冲。

输入同步SA和SB可以达到258个时钟周期延迟。延迟同步（ DSA和

DSB）可以用来调节同步定时，以满足系统的要求。

内部同步用于同步计数器，符号对准电路，所述快照

存储器，所述锁相环电路和NCO电路。每个电路可独立地同步到SA，

SB ， DSA ， DSB ， TC ，操作系统，还是留给自由运行。同步输出，也可以从这些同步选择。

德州仪器

-3-

本文件包含可在任何时候更改，恕不另行通知信息