www.fairchildsemi.com
FMS9875
GBR YP
B
P
R
图形数字化仪
888位,一百四十○分之一百〇八MHz的A / D转换器夹和PLL
特点
一百四十分之一百〇八MS / s的转换率
RGB和YP
B
P
R
夹钳
444和422的输出时序
可调增益和偏移
内部参考电压
I
2
C / SMBus兼容的串行端口
100引脚封装
ADC的采样时钟可以从任一个来导出
使用外部源或从输入的水平同步
内部PLL 。设置和控制是通过访问的寄存器
通过SMBus / I
2
C兼容型串行端口。
输入幅度范围为500-1000mV与DC或AC
耦合。交流耦合的输入,可夹持到编程来
梅布尔中点/底部水平或外部参考电平
使用内部或外部产生夹时机。
常见的三个通道都被钳位脉冲时,带隙
从HSYNC PLL产生参考电压和时钟
或外部时钟源。数字数据的输出电平是
2.5-3.3V CMOS标准。
电源是由单一的+3.3伏电源获得。包
是一种低成本的100引脚MQFP 。表现特定网络阳离子
保证在0 ° C至70 ℃。
产品编号
FMS9875KAC100
FMS9875KAC140
速度
108 MS / s的
140 MS / s的
应用
YP
B
P
R
数字化仪
投影机
电视机
描述
作为一个完全集成的图形界面, FMS9875可
数字化RGB或YP
B
P
R
分辨率高达视频信号
1280 ×1024与75 Hz的刷新率。兼容视频
格式包括NTSC -601 , PAL- 601 , SMPTE 293M ,
SMPTE 296M和SMPTE 274M 。
框图
GY
IN
GY
REF
底部
钳
获得&
OFFSET
A / D
DGY
7-0
BP
IN
BP
REF
底部/
中点
钳
获得&
OFFSET
A / D
444/422
DBP
7-0
RP
IN
RP
REF
底部/
中点
钳
获得&
OFFSET
ICLAMP
A / D
444/422
DRP
7-0
VREFIN
钳
INVSCK
XCK
HSIN
COAST
LPF
SDA
SCL
A
0
A
1
PWRDN
HS
PLL
PXCK
SCK
参考
VREFOUT
定时
发电机
ICLAMP
DCK
DCK
HSOUT
控制
ACS
IN
SYNC
脱衣舞
DCS
OUT
REV 。 1.2.15 02年1月14日
产品speci fi cation
FMS9875
结构概述
三个独立的数字化通道由共同控制
定时从定时发生器得到的信号。 A / D时钟
信号可以从一个PLL或外部时钟来导出
XCK 。在选择了PLL , A / D时钟跟踪输入
连接到欣输入的水平同步信号。安装程序
由寄存器都通过串行存取控制
界面。
A / D转换范围可以匹配的幅值
通过编程增益寄存器输入的视频信号
GGY ,英镑和GRP ,这变化的灵敏度( LSB /伏)以上
2:1的范围内。来自不同输入的视频信号幅值
为0.5 1.0伏,可以收纳。
每个转换器的输入偏移电压是可编程的1
通过6位OSGY , OSBP和OSRP寄存器的LSB步
字符。调整范围相当于-31到+32 LSB 。
A / D转换器
每个A / D转换器数字化该模拟输入转换成8位的数据
话。潜伏期为5-5
1
/
2
个时钟周期,这取决于
在INVSCK引脚的状态。
V
REFIN
是参考电压源为三A / D
转换器。 V
REFIN
可以连接到任何内部
带隙电压V
REFOUT
或外部电压。
输出数据CON组fi guration
对于RGB输出数据格式为无符号二进制: 00
对应于最低的输入; FF对应于
最高输入。
对于YP
B
P
R
输出,所述数据格式是:
Y( 0 700mV的输入) :无符号二进制。
P
B
P
R
( ± 350mV的输入) :二进制补码或偏移二进制。
输出数据格式是:
24位YP
B
P
R
444
16位YP
B
P
R
422
随着422的采样,P
B
P
R
样品一致,甚至
的Y样本,从0开始。
HSOUT ,L到H转变identi网络上课的第一个科幻样本。
转换通道
典型的RGB或YP
B
P
R
输入信号, GYIN , BPIN ,并
RPIN是地面700mV的幅度引用。如果一个
同步信号嵌入则通常格式是同步的
绿色或Y的同步头在地上,黑电平
提升到300mV的峰和绿色的1000MV 。无论哪种类型
输入可以通过使用与夹紧功能被接受
交流耦合。
夹钳
AC耦合的输入视频信号必须水平移动到
在匹配的信号和A / D转换器的参考电平
的后沿(见图1) 。 / G的投入应锁定
到A / D转换器低的参考电平。 P
B
P
R
信号的
应锁定到A / D转换器的中频电平
(标称350毫伏),这是满刻度的50% (标称
700毫伏) 。
350毫伏
P
箱子
, P
凛
-350 mV的
+700毫伏
YG
IN
ICLAMP
图1夹紧于后肩
定时和控制
时序和控制逻辑包括时序发生器,
PLL和串行接口。
时序产生器
生成所有内部时钟信号和同步信号
由时序发生器。主时钟源为
PLL或外部时钟输入, XCK 。寄存器位, XCKSEL
选择的主时钟源。产生两个时钟。
采样时钟SCK被提供给所有三个A / D转换。
SCK的相位(相对于HSIN )可以在32 11.25调整
使用5位PHASE寄存器度相位增量。
输出数据时钟, DCK和DCK提供用于
同步来自数字转换器输出的数据传送。
DCK和DCK都从属于SCK 。
输入的水平同步HS
IN
由时序传播
控制与HS
OUT
与对齐领先延迟
边缘与所述输出数据。
REV 。 1.2.15 02年1月14日
钳位脉冲, ICLAMP ,从内部得到的时间
和控制逻辑还是从外部钳位输入。钳
定时是常见的三个输入通道。
与A / D范围设置为700mV的接地参考,钳
级别是:
RGB : 000mV
Y: 000mV
P
B
P
R
: + 350mV的
钳位电平可以通过寄存器或通过设置
YG
REF
, BP
REF
和RP
REF
销。
增益和偏移
增益和偏移寄存器有两个功能:1 )调整
的对比度和亮度由在串联物设置RGB值。
2)匹配通道之间的增益和偏移量,通过
设置RGB值分别获得相同的输出
在零和电平满量程。
2
FMS9875
产品speci fi cation
锁相环
与连接到欣输入一个水平同步信号
脚,锁相环产生高频率的内部时钟显
最终, PXCK被馈送到定时和控制逻辑。频
PXCK的昆西由寄存器可编程的PLL设置
分频比, PLLN 。
海岸是一个输入禁用PLL锁定到horizon-
TAL同步输入, HSIN 。如果HSIN被忽略了
期间如垂直同步间隔,海岸允许
要保持VCO频率。缺少水平同步
在垂直间隔期间的脉冲可引起撕裂在顶部
的图象的,如果不使用海岸。
每个时钟模式两个像素通过编程设置PLL
以半像素速率。通过切换之间的INVCK销
帧,偶数和奇数像素可以读取在交替的帧。
串行接口
寄存器通过I访问
2
C / SMBus兼容
串行端口。四个串行地址引脚选择。
引脚分配
100引脚MQFP ( KG )
NC
NC
NC
VDDO
GND
DPB (0)
DPB (1)
DPB (2)
DPB (3)
DPB (4)
DPB ( 5 )
DPB ( 6 )
DPB ( 7 )
VDDO
GND
VDDO
GND
DPR (0)
DPR (1)
DPR (2)
DPR (3)
DPR (4)
DPR ( 5 )
DPR ( 6 )
DPR ( 7 )
DYG ( 7 )
DYG ( 6 )
DYG ( 5 )
DYG (4)
DYG (3)
DYG (2)
DYG (1)
DYG (0)
GND
VDDO
DCK
DCK
HSOUT
DCSOUT
GND
VDDO
GND
GND
GND
VDDA
PwrDnB
REFOUT
REFIN
VDDA
VDDA
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
VDDO
GND
NC
NC
NC
NC
NC
NC
GND
GND
GND
VDDP
GND
VDDP
GND
LPF
XCK
VDDP
GND
COAST
HSIN
GND
GND
VDDP
VDDP
GND
ASCIN
YGIN
YGREF
VDDA
GND
VDDA
GND
BPIN
BPREF
VDDA
GND
VDDA
GND
RPIN
RPREF
VDDA
GND
VDDA
INVSCK
钳
SDA
SCL
A0
A1
REV 。 1.2.15 02年1月14日
3
产品speci fi cation
FMS9875
引脚说明
引脚名称
YG
IN
, BP
IN
, RP
IN
YG
REF
, BP
REF
,
RP
REF
张家界
7-0
DPB
7-0
DPR
7-0
时序产生器
钳
INVSCK
21
20
输入
输入
外部钳位输入。
反转采样时钟。
反转SCK ,内部时钟采样
模拟输入。支持替代像素采样模式用于捕获
像素速率高达216Ms /秒。
外部时钟输入。
如果寄存器位, XCKSEL = H启用
替换由PLL产生PXCK时钟。如果不使用,连接到
通过10K地面
电阻器。
输出数据时钟。
时钟选通输出数据到外部逻辑。
输出数据时钟反转。
对于选通输出数据反转时钟
外部逻辑。
水平同步输出。
重建HSYNC延迟
FMS9875潜伏期与前沿同步启动数据
输出。极性始终是高电平有效。
水平同步输入。
施密特触发器阈值为1.5V 。 5V的
来源应该在3.3V或电流限制被夹住,以防
过载的ESD保护二极管。
PLL海岸。
多余的或遗漏水平同步脉冲可以
通过断言海岸输入忽略。随着海岸断言,在
欣信号由PLL而不影响PXCK和忽略
衍生时钟: SCK , DCK和DCK 。与寄存器位, COASTPOL = 1 :
COAST = L : PLL锁定HSIN 。
COAST = H : PLL VCO输入花车与信忽视
海岸极可能使用COASTPOL寄存器位反转。
LPF
同步分离
ACS
IN
DCS
OUT
控制
SDA
SCL
A
0
A
1
PWRDN
22
23
24
25
96
双向
串口的数据。
双向数据(我
2
C / SMBUS ) 。
输入
输入
输入
输入
串行口的时钟。
时钟输入(I
2
C / SMBUS ) 。
地址位0 。
串行端口地址的低位。
地址位1 。
串行端口地址的高位。
掉电/输出控制。
断电的FMS9875
输出高阻抗。
2
89
模拟复合同步输入。
输入同步分离与150mV的
门槛。
数码复合同步输出。
输出同步分离。
35
被动
PLL的低通滤波器。
推荐连接PLL滤波器LPF引脚。
(见
示意图,锁相环滤波器
)
PIN号
3, 9, 15
4, 10, 16
76–83
63–70
51–58
类型/值
输入
输入
产量
产量
产量
引脚功能说明
模拟输入。
RGB或YP
B
P
R
.
钳参考输入。
对于YG ,BP电压参考输入和
RP夹。
亮度/绿色通道数据输出。
P
B
/蓝色通道数据输出。
P
R
/红色通道数据输出。
转换通道
XCK
34
输入
DCK
DCK
HSOUT
86
87
88
产量
产量
产量
锁相环
HSIN
30
施密特
COAST
31
输入
4
REV 。 1.2.15 02年1月14日
FMS9875
产品speci fi cation
引脚说明
针
名字
电源和接地
V
DDA
V
DDP
V
DDO
GND
V
REFIN
5, 7, 11, 13, 17, 19, 95, 99, 100
26, 27, 33, 37, 39
50, 60, 62, 72, 85, 91
1, 6, 8, 12, 14, 18, 28, 29, 32, 36, 38, 40,
41, 42, 49, 59, 61, 71, 84, 90, 92, 93, 94
98
ADC电源电压。
提供一个安静无噪声电压。
PLL供电电压。
最敏感的电源电压。
提供了一个非常安静无噪声电压。
数字输出电源电压。
明智脱钩,以
避免开关噪声的传播。
地面上。
返回所有电源。连接地面
引脚以雄厚的地平面。
参考电压输入。
公共基准电压输入到
RGB转换器。连接到VREFOUT ,如果内部
参考使用。
参考电压输出。
内部带隙基准
输出。领带到地面,通过一个0.1μF的电容。
PIN号
引脚功能说明
V
REFOUT
97
可寻址存储器
寄存器映射
名字
PLLN
11-4
PLLCTRL
地址
00
01
功能
PLL分频比,最高位。
的PLLN + 1 =总数
每水平行的像素。
PLL控制寄存器。
1.低四位的PLL分频比。
2. PLL细分阶段。
3. PLL细分比例。
增益,绿色/亮度通道。
可调70
140%.
增益,蓝/ P
B
通道。
可调节为70 140 %。
增益,红色/ P
R
通道。
可调节为70 140 %。
偏移,绿/亮度通道。
OSR
5-0
被存储在
六上寄存器位7-2 。默认值是十进制32 。
OSGY
5–0
OSBP
5-0
06
X X
80
DEFAULT ( HEX )
69 (1693)
D0 (1693)
GGY
7-0
英镑
7-0
GRP
7-0
OSGY
5-0
02
03
04
05
80
80
80
80
胶印,蓝色/ P
B
通道。
OSR
5-0
存储在六个
上寄存器位7-2 。默认值是十进制32 。
OSBP
5–0
X X
OSRP
5-0
07
偏移,红/ P
R
通道。
OSR
5-0
被存储在6上
寄存器位7-2 。默认值是十进制32 。
OSRP
5–0
X X
80
CD
7-0
CW
7-0
CON连接1克
08
09
0A
钳延迟。
延迟中的像素从后缘
水平同步。
夹具宽度。
宽度钳位脉冲以像素为单位。
配置寄存器1号
80
80
F4
REV 。 1.2.15 02年1月14日
5