FM25V20
2MB串行3V F-RAM存储器
特点
2M位的非易失性铁电RAM
组织为256K ×8位
高耐用性100万亿美元（ 10
14
）读/写操作
10年的数据保存
无需等待的写入
先进的高可靠性铁电工艺
非常快的串行外设接口 - SPI
高达40 MHz的频率
直接的硬件更换为串行闪存
SPI模式0 & 3 （ CPOL ， CPHA = 0,0 & 1,1 ）
写保护方案
硬件保护
软件保护
器件ID
设备ID读出制造商ID &部分ID
低电压，低功耗
低工作电压2.0V - 3.6V
100
A
待机电流（典型值）。
3
A
睡眠模式电流（典型值）。
行业标准配置
工业级温度-40 ° C至+ 85°C
8引脚“绿色” / RoHS指令EIAJ SOIC封装
8引脚“绿色” / RoHS指令的TDFN封装
8引脚“绿色” / POHS PDIP封装
描述
该FM25V20是2兆位非易失性存储器
采用先进的铁电工艺。一
铁电随机存取存储器或F -RAM是
非易失性和执行读取和写入像
内存。它提供可靠的数据保持10年
同时消除了复杂性，开销，并且
造成串行系统级可靠性问题
Flash等非易失性存储器。
与串行闪存的FM25V20执行写
操作以总线速度。没有写入延迟发生。
数据立即被写入到存储器阵列
后已经传送到该设备。下一个
总线周期可以开始，而不需要对数据进行
轮询。该产品提供了非常高的写
耐力，比数量级的更多的耐力
串行闪存。此外， F-RAM具有低功耗
消耗比串行闪存。
这些功能使得FM25V20理想
需要频繁的非易失性存储器应用
或快速写入或低功耗操作。示例
范围内的数据的收集，在那里数
写周期可能是至关重要的，要求苛刻的控制
其中串行闪存的写很长的时间可以引起
数据丢失。
该FM25V20提供了实实在在的好处给用户
串行闪存的硬件简易替换。
该装置采用高速SPI总线，这
提高F-RAM的高速写入能力
技术。该器件集成了一个只读
本产品符合每Ramtron公司的条款规范
标准保修。该产品已经完成了Ramtron的内部
资格测试，并达到生产状态。
设备ID是允许主机确定
制造商，产品密度和产品版本。
该设备是保证在工业
温度范围-40C至+ 85C的。
引脚配置
顶视图
/S
Q
/W
VSS
1
2
3
4
8
7
6
5
VDD
/ HOLD
C
D
S
Q
W
VSS
1
2
3
4
8
7
6
5
VDD
HOLD
C
D
引脚名称
/S
/W
/ HOLD
C
D
Q
VDD
VSS
功能
芯片选择
写保护
HOLD
串行时钟
串行数据输入
串行数据输出
电源电压
地
Ramtron的国际公司
1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921
（ 800 ） 545 - FRAM ， （ 719 ） 481-7000
http://www.ramtron.com
修订版3.0
2012年8月
第17页1
FM25V20 - 的2Mb SPI F-RAM
W
S
HOLD
C
指令译码
时钟发生器
控制逻辑
写保护
32K ×64
FRAM阵列
指令寄存器
地址寄存器
计数器
D
18
8
Q
数据I / O寄存器
3
非易失性状态
注册
图1.框图
引脚说明
引脚名称
/S
I / O
输入
描述
片选：此低电平输入激活的设备。当高，器件进入
低功耗待机模式，忽略了其他的投入，以及所有输出三态。当
低电平时，器件内部激活C信号。上/ S的下降沿必须发生之前
每个操作码。
串行时钟：所有的I / O活动的同步串行时钟。输入锁存
在下降沿的上升沿和输出发生。由于该设备是静止的，则
时钟频率可以是0和40 MHz之间的任何值，并且可以在被中断
任何时间。
持有：在/ HOLD引脚用于当主机CPU必须中断存储操作
另一项任务。当/ HOLD为低电平，当前操作被暂停。该装置
忽略了对C或/ S的任何过渡。上/ HOLD所有过渡必须发生，而C为低。
如果不使用，/ HOLD引脚应连接到V
DD
.
写保护：此低电平有效防止脚写操作状态寄存器
只。提供6页和第7写保护的完整说明，如果是
不使用时， / W引脚应连接到V
DD
.
串行输入：所有的数据输入到该引脚上的设备。该引脚被采样到
上升的C边缘，在其他时间被忽略。它应该总是被驱动为有效的
逻辑电平，以满足我
DD
特定连接的阳离子。
* D可以连接至Q的单针数据接口。
串行输出：这是数据输出引脚。在读它的驱动并保持三
在其他时间，包括时/ HOLD低说明。数据转换是在驱动
串行时钟的下降沿。
* Q可以被连接到D为单个引脚的数据接口。
电源
地
C
输入
/ HOLD
输入
/W
输入
D
输入
Q
产量
VDD
VSS
供应
供应
修订版3.0
2012年8月
第17页2
FM25V20 - 的2Mb SPI F-RAM
概观
该FM25V20是一个串行F-RAM存储器。该
存储阵列在逻辑上组织为262144 ×8
并且使用一个工业标准的串行存取
外设接口或SPI总线。功能操作
在F -RAM是类似于串行闪存。主要
该FM25V20和串行Flash之间的差异
用相同的引脚是F-RAM “超群的写
性能，极高的耐用性和更低的功耗
消费。
内存架构
当访问FM25V20 ，用户地址
256K的位置，每行8个数据位。这些数据位是
串行移位。该地址被使用访问
SPI协议，它包括一个芯片选择（容许
总线上的多个设备） ，操作码，以及一个三
字节地址。的18位的完整地址
指定唯一的每个字节的地址。
该FM25V20的任何控制大部分功能
通过SPI接口或通过自动处理
板载电路。对存储器的存取时间
操作基本上是零，超出所需要的时间
用于串行协议。即，存储器读出或
写在SPI总线的速度。不同于系列
闪光灯，这是没有必要的轮询器件的准备
因为写状态出现在总线速度。所以，由
一次新的总线事务可以被移入
装置中，在写入操作就完成了。这是
在接口部分更详细地解释。
用户希望从几个明显的系统优势
由于其快速的写入周期和高的FM25V20
续航能力相比，串行闪存。此外
也有不太明显的好处。例如
在高噪声的环境中，在快速的写操作
不易受腐败比串行闪存
因为它是很快完成。与此相反，串行
闪存需要毫秒写很容易受到
在多周期的噪声。
协议概述
SPI接口是一个同步串行接口
利用时钟和数据引脚。它的目的是支持
在总线上的多个设备。每一个设备被激活
使用片选。当片选是通过激活
总线主机时， FM25V20将开始监测
的时钟线和数据线。之间的关系
落下/ S的边缘，时钟和数据是通过口授
在SPI模式。该设备将作出裁决
在每个芯片的下降沿的SPI模式的
选择。而有四个这样的模式，该
FM25V20仅支持模式0和3。图2
显示了模式0所需的信号关系
和3.两种模式下，数据被移入
FM25V20上C和数据的上升沿是
预计在第一个上升沿后/ S变为有效。
如果时钟开始从高状态，它将落在前
为了创建第一升起的第一数据传输
边缘。
SPI协议是由操作码控制。这些
操作码中指定的命令的设备。后
/ S被激活从总线传输的第一个字节
主是操作码。下面的操作码，任何
地址和数据，然后转移。
某些操作码都没有后续命令
数据传输。在/ S必须后变为无效
操作完成后和一个新的操作码罐之前
签发。有一个有效的操作码唯一的单位活性
片选。
SPI模式0 ： CPOL = 0 ， CPHA = 0
S
C
D
7
最高位
6
5
4
3
2
1
0
最低位
串行外设接口 - SPI总线
该FM25V20采用串行外设接口
（ SPI）总线。它被指定为速度高达操作
40MHz的。这种高速串行总线提供了高
到主机性能的串行通信
微控制器。许多常见的微控制器
有硬件SPI端口，允许直接接口。
这是很简单的使用普通模拟端口
端口引脚微控制器没有。该
FM25V20工作在SPI模式0和3 。
SPI模式3 ： CPOL = 1 ， CPHA = 1
S
C
D
7
最高位
6
5
4
3
2
1
0
最低位
图2. SPI模式0 & 3
修订版3.0
2012年8月
第17页3
FM25V20 - 的2Mb SPI F-RAM
系统接线图
SPI接口使用一共有四个引脚时钟，
数据输入，数据输出和片选。一个典型的系统
配置使用的一个或多个FM25V20设备
与微控制器具有专门的SPI端口，
如图3所示。此外，时钟，输入数据，
和数据输出引脚是所有设备中常见的。
片选和HOLD引脚必须驱动
分别为每个FM25V20设备。
对于微控制器不具有专用的SPI总线，一个
通用端口都可以使用。为了减少
控制器上的硬件资源，所以能够
连接两个数据引脚连接在一起，并配合关闭
抱脚。图4示出了使用配置
只有三个引脚。
SCK
MOSI
MISO
Q
D
C
Q
D
C
SPI
微控制器
SS1
SS2
HOLD1
HOLD2
FM25V20
S
HOLD
FM25V20
S
HOLD
MOSI ：主出从入
MISO ：主入从出
SS ：从机选择
图3为4Mbit （ 512KB ），系统配置与SPI端口
P1.0
P1.1
微控制器
Q
D
C
FM25V20
S
P1.2
HOLD
VDD
没有SPI端口图4.系统配置
修订版3.0
2012年8月
第17页4
FM25V20
2MB串行3V F-RAM存储器
特点
2M位的非易失性铁电RAM
组织为256K ×8位
高耐用性100万亿美元（ 10
14
）读/写操作
10年的数据保存
无需等待的写入
先进的高可靠性铁电工艺
非常快的串行外设接口 - SPI
高达40 MHz的频率
直接的硬件更换为串行闪存
SPI模式0 & 3 （ CPOL ， CPHA = 0,0 & 1,1 ）
写保护方案
硬件保护
软件保护
器件ID
设备ID读出制造商ID &部分ID
低电压，低功耗
低工作电压2.0V - 3.6V
100
A
待机电流（典型值）。
3
A
睡眠模式电流（典型值）。
行业标准配置
工业级温度-40 ° C至+ 85°C
8引脚“绿色” / RoHS指令EIAJ SOIC封装
8引脚“绿色” / RoHS指令的TDFN封装
8引脚“绿色” / POHS PDIP封装
描述
该FM25V20是2兆位非易失性存储器
采用先进的铁电工艺。一
铁电随机存取存储器或F -RAM是
非易失性和执行读取和写入像
内存。它提供可靠的数据保持10年
同时消除了复杂性，开销，并且
造成串行系统级可靠性问题
Flash等非易失性存储器。
与串行闪存的FM25V20执行写
操作以总线速度。没有写入延迟发生。
数据立即被写入到存储器阵列
后已经传送到该设备。下一个
总线周期可以开始，而不需要对数据进行
轮询。该产品提供了非常高的写
耐力，比数量级的更多的耐力
串行闪存。此外， F-RAM具有低功耗
消耗比串行闪存。
这些功能使得FM25V20理想
需要频繁的非易失性存储器应用
或快速写入或低功耗操作。示例
范围内的数据的收集，在那里数
写周期可能是至关重要的，要求苛刻的控制
其中串行闪存的写很长的时间可以引起
数据丢失。
该FM25V20提供了实实在在的好处给用户
串行闪存的硬件简易替换。
该装置采用高速SPI总线，这
提高F-RAM的高速写入能力
技术。该器件集成了一个只读
本产品符合每Ramtron公司的条款规范
标准保修。该产品已经完成了Ramtron的内部
资格测试，并达到生产状态。
设备ID是允许主机确定
制造商，产品密度和产品版本。
该设备是保证在工业
温度范围-40C至+ 85C的。
引脚配置
顶视图
/S
Q
/W
VSS
1
2
3
4
8
7
6
5
VDD
/ HOLD
C
D
S
Q
W
VSS
1
2
3
4
8
7
6
5
VDD
HOLD
C
D
引脚名称
/S
/W
/ HOLD
C
D
Q
VDD
VSS
功能
芯片选择
写保护
HOLD
串行时钟
串行数据输入
串行数据输出
电源电压
地
Ramtron的国际公司
1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921
（ 800 ） 545 - FRAM ， （ 719 ） 481-7000
http://www.ramtron.com
修订版3.0
2012年8月
第17页1
FM25V20 - 的2Mb SPI F-RAM
W
S
HOLD
C
指令译码
时钟发生器
控制逻辑
写保护
32K ×64
FRAM阵列
指令寄存器
地址寄存器
计数器
D
18
8
Q
数据I / O寄存器
3
非易失性状态
注册
图1.框图
引脚说明
引脚名称
/S
I / O
输入
描述
片选：此低电平输入激活的设备。当高，器件进入
低功耗待机模式，忽略了其他的投入，以及所有输出三态。当
低电平时，器件内部激活C信号。上/ S的下降沿必须发生之前
每个操作码。
串行时钟：所有的I / O活动的同步串行时钟。输入锁存
在下降沿的上升沿和输出发生。由于该设备是静止的，则
时钟频率可以是0和40 MHz之间的任何值，并且可以在被中断
任何时间。
持有：在/ HOLD引脚用于当主机CPU必须中断存储操作
另一项任务。当/ HOLD为低电平，当前操作被暂停。该装置
忽略了对C或/ S的任何过渡。上/ HOLD所有过渡必须发生，而C为低。
如果不使用，/ HOLD引脚应连接到V
DD
.
写保护：此低电平有效防止脚写操作状态寄存器
只。提供6页和第7写保护的完整说明，如果是
不使用时， / W引脚应连接到V
DD
.
串行输入：所有的数据输入到该引脚上的设备。该引脚被采样到
上升的C边缘，在其他时间被忽略。它应该总是被驱动为有效的
逻辑电平，以满足我
DD
特定连接的阳离子。
* D可以连接至Q的单针数据接口。
串行输出：这是数据输出引脚。在读它的驱动并保持三
在其他时间，包括时/ HOLD低说明。数据转换是在驱动
串行时钟的下降沿。
* Q可以被连接到D为单个引脚的数据接口。
电源
地
C
输入
/ HOLD
输入
/W
输入
D
输入
Q
产量
VDD
VSS
供应
供应
修订版3.0
2012年8月
第17页2
FM25V20 - 的2Mb SPI F-RAM
概观
该FM25V20是一个串行F-RAM存储器。该
存储阵列在逻辑上组织为262144 ×8
并且使用一个工业标准的串行存取
外设接口或SPI总线。功能操作
在F -RAM是类似于串行闪存。主要
该FM25V20和串行Flash之间的差异
用相同的引脚是F-RAM “超群的写
性能，极高的耐用性和更低的功耗
消费。
内存架构
当访问FM25V20 ，用户地址
256K的位置，每行8个数据位。这些数据位是
串行移位。该地址被使用访问
SPI协议，它包括一个芯片选择（容许
总线上的多个设备） ，操作码，以及一个三
字节地址。的18位的完整地址
指定唯一的每个字节的地址。
该FM25V20的任何控制大部分功能
通过SPI接口或通过自动处理
板载电路。对存储器的存取时间
操作基本上是零，超出所需要的时间
用于串行协议。即，存储器读出或
写在SPI总线的速度。不同于系列
闪光灯，这是没有必要的轮询器件的准备
因为写状态出现在总线速度。所以，由
一次新的总线事务可以被移入
装置中，在写入操作就完成了。这是
在接口部分更详细地解释。
用户希望从几个明显的系统优势
由于其快速的写入周期和高的FM25V20
续航能力相比，串行闪存。此外
也有不太明显的好处。例如
在高噪声的环境中，在快速的写操作
不易受腐败比串行闪存
因为它是很快完成。与此相反，串行
闪存需要毫秒写很容易受到
在多周期的噪声。
协议概述
SPI接口是一个同步串行接口
利用时钟和数据引脚。它的目的是支持
在总线上的多个设备。每一个设备被激活
使用片选。当片选是通过激活
总线主机时， FM25V20将开始监测
的时钟线和数据线。之间的关系
落下/ S的边缘，时钟和数据是通过口授
在SPI模式。该设备将作出裁决
在每个芯片的下降沿的SPI模式的
选择。而有四个这样的模式，该
FM25V20仅支持模式0和3。图2
显示了模式0所需的信号关系
和3.两种模式下，数据被移入
FM25V20上C和数据的上升沿是
预计在第一个上升沿后/ S变为有效。
如果时钟开始从高状态，它将落在前
为了创建第一升起的第一数据传输
边缘。
SPI协议是由操作码控制。这些
操作码中指定的命令的设备。后
/ S被激活从总线传输的第一个字节
主是操作码。下面的操作码，任何
地址和数据，然后转移。
某些操作码都没有后续命令
数据传输。在/ S必须后变为无效
操作完成后和一个新的操作码罐之前
签发。有一个有效的操作码唯一的单位活性
片选。
SPI模式0 ： CPOL = 0 ， CPHA = 0
S
C
D
7
最高位
6
5
4
3
2
1
0
最低位
串行外设接口 - SPI总线
该FM25V20采用串行外设接口
（ SPI）总线。它被指定为速度高达操作
40MHz的。这种高速串行总线提供了高
到主机性能的串行通信
微控制器。许多常见的微控制器
有硬件SPI端口，允许直接接口。
这是很简单的使用普通模拟端口
端口引脚微控制器没有。该
FM25V20工作在SPI模式0和3 。
SPI模式3 ： CPOL = 1 ， CPHA = 1
S
C
D
7
最高位
6
5
4
3
2
1
0
最低位
图2. SPI模式0 & 3
修订版3.0
2012年8月
第17页3
FM25V20 - 的2Mb SPI F-RAM
系统接线图
SPI接口使用一共有四个引脚时钟，
数据输入，数据输出和片选。一个典型的系统
配置使用的一个或多个FM25V20设备
与微控制器具有专门的SPI端口，
如图3所示。此外，时钟，输入数据，
和数据输出引脚是所有设备中常见的。
片选和HOLD引脚必须驱动
分别为每个FM25V20设备。
对于微控制器不具有专用的SPI总线，一个
通用端口都可以使用。为了减少
控制器上的硬件资源，所以能够
连接两个数据引脚连接在一起，并配合关闭
抱脚。图4示出了使用配置
只有三个引脚。
SCK
MOSI
MISO
Q
D
C
Q
D
C
SPI
微控制器
SS1
SS2
HOLD1
HOLD2
FM25V20
S
HOLD
FM25V20
S
HOLD
MOSI ：主出从入
MISO ：主入从出
SS ：从机选择
图3为4Mbit （ 512KB ），系统配置与SPI端口
P1.0
P1.1
微控制器
Q
D
C
FM25V20
S
P1.2
HOLD
VDD
没有SPI端口图4.系统配置
修订版3.0
2012年8月
第17页4
QQ：2880707522 复制
