初步
FM25640B
64Kb的串行5V F-RAM存储器
特点
64K位的非易失性铁电RAM
组织为8192 ×8位
高耐用性1万亿美元（ 10
12
）读/写操作
38年数据保留
无需等待的写入
先进的高可靠性铁电工艺
非常快的串行外设接口 - SPI
高达20 MHz的最高总线频率
直接硬件替代EEPROM
SPI模式0 & 3 （ CPOL ， CPHA = 0,0 & 1,1 ）
先进的写保护方案
硬件保护
软件保护
低功耗
250
A
工作电流（ 1兆赫）
4
A
（ TYP。）待机电流
行业标准配置
工业级温度-40 ° C至+ 85°C
8引脚“绿色” / RoHS指令的SOIC （ -G ）
描述
该FM25640B是64千比特的非易失性存储器
采用先进的铁电工艺。一
铁电随机存取存储器或F -RAM是
非易失性，但操作在其他方面为RAM 。
它提供了可靠的数据保留38年，而
消除了复杂性，开销和系统
造成EEPROM级可靠性的问题和
其它非易失性存储器。
该FM25640B执行写操作，在公交车
速度。没有写入延迟发生。数据被写入到
存储器阵列后，立即就已经
成功传输到该设备。下一班车
循环可立即开始，而不需要
数据轮询。该FM25640B能够
支持多达10个
12
读/写周期或一百万
倍以上的写周期比EEPROM 。
这些功能使得FM25640B理想
需要频繁的非易失性存储器应用
或快速写入。种类繁多，从数据采集，
其中写入周期的数目可以是关键的，以
要求严苛的工业控制，其中长写
EEPROM的时间可能会导致数据丢失。
该FM25640B提供了实实在在的好处给用户
串行EEPROM ，在一个硬件停靠
更换。该FM25640B采用高速SPI
总线，这增强了高速写入能力
的F- RAM技术。规格有
保证在一个工业级温度范围
-40 ° C至+ 85°C 。
引脚配置
CS
SO
WP
VSS
1
2
3
4
8
7
6
5
VDD
HOLD
SCK
SI
引脚名称
/ CS
/ HOLD
/ WP
SCK
SI
SO
VDD
VSS
功能
芯片选择
HOLD
写保护
串行时钟
串行数据输入
串行数据输出
5V
地
订购信息
FM25640B-G
FM25640B-GTR
“绿色” / RoHS指令的8引脚SOIC
“绿色” / RoHS指令的8引脚SOIC ，
磁带&卷轴
这是一个已经固定的目标规格，但受产品
改变正在申请鉴定的结果。
修订版1.2
2011年3月
Ramtron的国际公司
1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921
（ 800 ） 545 -F -RAM ， （ 719 ） 481-7000
www.ramtron.com
分页： 13 1
FM25640B - 64Kb的SPI 5V F-RAM
WP
CS
HOLD
SCK
指令译码
时钟发生器
控制逻辑
写保护
1,024 x 64
FRAM阵列
指令寄存器
地址寄存器
计数器
13
8
数据I / O寄存器
3
非易失性状态
注册
SO
图1.框图
引脚说明
引脚名称
/ CS
I / O
输入
引脚说明
芯片选择：启用和禁用设备。当/ CS为高电平时，输出引脚SO为您好
Z的所有其它输入将被忽略，并且所述装置保持在一个低功率待机模式。
当/ CS为低电平时，器件将响应SCK信号。在/ CS必须在下降沿
出现每操作码。
串行时钟：所有的I / O活动的同步串行时钟。输入锁存的
下降沿上升沿输出发生。该装置是静态的，所以在时钟
频率可以是0和20 MHz之间的任何值，并且可以在任何时间被中断。
持有：在/ HOLD信号时使用的主机CPU必须中断存储操作
另一项任务。断言/ HOLD信号为低暂停当前操作。该
设备将忽略SCK和/ CS 。上/ HOLD所有过渡必须发生在SCK为低。
写保护：该引脚可以防止写操作状态寄存器。这是至关重要的
因为其他的写保护功能是通过状态寄存器来控制。一
写保护的完整的解释如下。 *请注意，该功能
/ WP是从那里阻止所有写部分FM25040不同。
串行输入： SI是数据输入引脚。据采样SCK的上升沿，是
否则将被忽略。它应该总是被驱动为有效的逻辑电平，以满足国际长途
特定连接的阳离子。
* SI可以被连接到的SO为单个引脚的数据接口。
串行输出： SO为数据输出引脚。在读周期是驱动并保持高阻
在其他时间，包括时HOLD \\低。数据转换驱动在下降
串行时钟的边缘。
* SO可以被连接到的SI以来的部分进行通信的单个针数据接口
在半双工。
电源电压： 5V
地
SCK
/ HOLD
/ WP
输入
输入
输入
SI
输入
SO
产量
VDD
VSS
供应
供应
修订版1.2
2011年3月
2 13
FM25640B - 64Kb的SPI 5V F-RAM
概观
该FM25640B是一个串行F-RAM存储器。该
存储器阵列被逻辑地组织为8192 ×8和
使用工业标准的串行访问
外设接口或SPI总线。功能操作
在F -RAM是类似于串行EEPROM 。该
在FM25640B和串行之间的主要区别
EEPROM具有相同的引脚涉及到其优越
写性能。
串行外设接口 - SPI总线
该FM25640B采用串行外设接口
（ SPI）总线。这是指定的速度运行在高达20
兆赫。这种高速串行总线提供了高
到主机性能的串行通信
微控制器。许多常见的微控制器
有硬件SPI端口，允许直接接口。
这是很简单的使用普通模拟端口
端口引脚微控制器没有。该
FM25640B工作在SPI模式0和3 。
SPI接口使用一共有四个引脚时钟，
数据输入，数据输出和片选。因此能够
连接两个数据线一起。图2
示出了使用一个典型的系统配置
FM25640B与微控制器，提供了一个SPI
端口。图3示出了类似的配置
微控制器，具有无硬件支持
SPI总线。
协议概述
SPI接口是一个同步串行接口
利用时钟和数据线。它的目的是支持
在总线上的多个设备。每一个设备被激活
使用片选。当片选是通过激活
总线主机时， FM25640B将开始监测
的时钟线和数据线。之间的关系
落下的/ CS ，时钟和数据边缘由口授
在SPI模式。该设备将作出裁决
在每个芯片的下降沿的SPI模式的
选择。而有四个这样的模式，该
FM25640B支持模式0和3。图4示出了
为模式0和3所要求的信号的关系。
在这两种情况下，数据被移入FM25640B上
SCK和数据的上升沿，预计对
第一个上升沿后/ CS变为有效。如果时钟
开始从高状态，它将落在之前开始
为了创建的第一个上升沿的数据传输。
该FM25640B由SPI操作码的控制。这些
操作码指定的命令的部分。后/ CS
是置位，第一字节的总线传送
主是操作码。下面的操作码，
地址和数据，然后转移。需要注意的是
WREN和WRDI操作码都没有的命令
随后的数据传输。
重要提示： / CS必须经过一个变为无效
操作完成后和一个新的操作码之前
能够被发出。有一个有效的操作码每次只
活跃的片选。
内存架构
当访问FM25640B ，用户地址
8,192位置，每行8个数据位。这些数据位
被移入和移出串行。的地址是
使用SPI协议，它包括一个访问
芯片选择（允许总线上的多个设备） ，一
操作码和一个两字节的地址。的高3位
地址范围是由该设备忽略。该
13位完整地址指定的每个字节
唯一的解决。
在FM25640B的大部分功能要么是
通过SPI接口或控制的处理
自动通过板上的电路。的存取时间
对于存储器操作基本上是零，超越
所需要的串行协议时间。即，在
存储器读出或写入的SPI总线的速度。
不象一个EEPROM ，它是没有必要的轮询
设备的就绪状态，因为写操作发生在公交车
速度。即，通过在时间的新的总线事务可以
被移入部分，写操作将是
完整的。此作更详细的说明
接口部分。
用户希望从几个明显的系统优势
由于其快速的写入周期和高的FM25640B
耐力与EEPROM相比。但
也有不太明显的好处。例如
在高噪声的环境中，在快速的写操作
不易受腐败比EEPROM
因为它是很快完成。与此相反，一个
EEPROM需要毫秒写的是
容易受到噪声中多循环。
注意， FM25640B不包含功率
不是一个简单的内部其它管理电路
上电复位。这是用户的责任
确保V
DD
是数据表的公差范围内
防止不正确的操作。建议
该部分不掉电带芯片
启用活动。
修订版1.2
2011年3月
3 13
FM25640B - 64Kb的SPI 5V F-RAM
图2.系统配置与SPI端口
没有SPI接口图3.系统配置
SPI模式0 ： CPOL = 0 ， CPHA = 0
7
6
5
4
3
2
1
0
SPI模式3 ： CPOL = 1 ， CPHA = 1
7
6
5
4
3
2
1
0
图4. SPI模式0 & 3
修订版1.2
2011年3月
4 13
FM25640B - 64Kb的SPI 5V F-RAM
数据传输
所有的数据传输和从FM25640B发生
在8位组。它们是同步的时钟
信号（SCK）和它们传送最显著位
（ MSB）在前。串行输入已注册的上升
SCK的边缘。所述SO输出从从动
SCK的下降沿。
命令结构
有六个命令称为操作码，可以是
总线主机到FM25640B发行。他们是
在下表中列出。这些操作码控制
功能的内存中执行。它们可以是
分为三类。第一，有
有没有后续操作的命令。他们
执行单一功能，如允许写入
操作。第二后跟1的命令
字节，或进或出。他们的工作状态
注册。第三组包括用于命令
其次是一个地址和一个内存交易
或数据的多个字节。
表1.操作码指令
名字
描述
雷恩
WRDI
RDSR
WRSR
读
写
设置写使能锁存
写禁止
读状态寄存器
写状态寄存器
读取内存数据
写存储器数据
雷恩 - 将写使能锁存
该FM25640B将启动禁用写入。
该WREN命令之前，必须出具任何
写操作。发送WREN操作码会
允许用户发出随后的操作代码为
写操作。这些措施包括写作状态
注册并写入内存。
发送WREN操作码引起的内部
写使能锁存器进行设置。在状态标志位
注册名为WEL ，表示锁存器的状态。
WEL = 1表示写操作是允许的。
试图写入的状态WEL位
寄存器没有影响。完成任何写操作
操作将自动清除写入启用
锁存器并防止进一步的写入，而不另
WREN命令。图5示出了WREN
命令总线配置。
WRDI - 写禁止
该WRDI命令禁止所有写入操作由
清除写使能锁存器。用户可以验证
该写操作通过读取WEL位禁止
状态寄存器，并验证WEL = 0 。身材
图6示出了WRDI命令总线配置。
操作码值
0000_0110b
0000_0100b
0000_0101b
0000_0001b
0000_0011b
0000_0010b
图5.雷恩总线配置
图6. WRDI总线配置
修订版1.2
2011年3月
5 13
FM25640B
64Kb的串行5V F-RAM存储器
特点
64K位的非易失性铁电RAM
组织为8192 ×8位
高耐用性1万亿美元（ 10
12
）读/写操作
38年数据保留
无需等待的写入
先进的高可靠性铁电工艺
非常快的串行外设接口 - SPI
高达20 MHz的最高总线频率
直接硬件替代EEPROM
SPI模式0 & 3 （ CPOL ， CPHA = 0,0 & 1,1 ）
先进的写保护方案
硬件保护
软件保护
低功耗
250
A
工作电流（ 1兆赫）
4
A
（ TYP。）待机电流
行业标准配置
工业级温度-40 ° C至+ 85°C
8引脚“绿色” / RoHS指令的SOIC （ -G ）
描述
该FM25640B是64千比特的非易失性存储器
采用先进的铁电工艺。一
铁电随机存取存储器或F -RAM是
非易失性，但操作在其他方面为RAM 。
它提供了可靠的数据保留38年，而
消除了复杂性，开销和系统
造成EEPROM级可靠性的问题和
其它非易失性存储器。
该FM25640B执行写操作，在公交车
速度。没有写入延迟发生。数据被写入到
存储器阵列后，立即就已经
成功传输到该设备。下一班车
循环可立即开始，而不需要
数据轮询。该FM25640B能够
支持多达10个
12
读/写周期或一百万
倍以上的写周期比EEPROM 。
这些功能使得FM25640B理想
需要频繁的非易失性存储器应用
或快速写入。种类繁多，从数据采集，
其中写入周期的数目可以是关键的，以
要求严苛的工业控制，其中长写
EEPROM的时间可能会导致数据丢失。
该FM25640B提供了实实在在的好处给用户
串行EEPROM ，在一个硬件停靠
更换。该FM25640B采用高速SPI
总线，这增强了高速写入能力
的F- RAM技术。规格有
保证在一个工业级温度范围
-40 ° C至+ 85°C 。
引脚配置
CS
SO
WP
VSS
1
2
3
4
8
7
6
5
VDD
HOLD
SCK
SI
引脚名称
/ CS
/ HOLD
/ WP
SCK
SI
SO
VDD
VSS
功能
芯片选择
HOLD
写保护
串行时钟
串行数据输入
串行数据输出
5V
地
订购信息
FM25640B-G
FM25640B-GTR
“绿色” / RoHS指令的8引脚SOIC
“绿色” / RoHS指令的8引脚SOIC ，
磁带&卷轴
本产品符合每Ramtron公司标准保修条款的规范。该产品已完成了Ramtron的
内部资格测试，并达到生产状态。
赛普拉斯半导体公司
文件编号： 001-84468修订版**
198冠军苑
圣何塞，加利福尼亚95134-1709 408-943-2600
修订后的2013年3月7日
FM25640B - 64Kb的SPI 5V F-RAM
WP
CS
HOLD
SCK
指令译码
时钟发生器
控制逻辑
写保护
1,024 x 64
FRAM阵列
指令寄存器
地址寄存器
计数器
13
8
数据I / O寄存器
3
非易失性状态
注册
SO
图1.框图
引脚说明
引脚名称
/ CS
I / O
输入
引脚说明
芯片选择：启用和禁用设备。当/ CS为高电平时，输出引脚SO为您好
Z的所有其它输入将被忽略，并且所述装置保持在一个低功率待机模式。
当/ CS为低电平时，器件将响应SCK信号。在/ CS必须在下降沿
出现每操作码。
串行时钟：所有的I / O活动的同步串行时钟。输入锁存的
下降沿上升沿输出发生。该装置是静态的，所以在时钟
频率可以是0和20 MHz之间的任何值，并且可以在任何时间被中断。
持有：在/ HOLD信号时使用的主机CPU必须中断存储操作
另一项任务。断言/ HOLD信号为低暂停当前操作。该
设备将忽略SCK和/ CS 。上/ HOLD所有过渡必须发生在SCK为低。
写保护：该引脚可以防止写操作状态寄存器。这是至关重要的
因为其他的写保护功能是通过状态寄存器来控制。一
写保护的完整的解释如下。 *请注意，该功能
/ WP是从那里阻止所有写部分FM25040不同。
串行输入： SI是数据输入引脚。据采样SCK的上升沿，是
否则将被忽略。它应该总是被驱动为有效的逻辑电平，以满足国际长途
特定连接的阳离子。
* SI可以被连接到的SO为单个引脚的数据接口。
串行输出： SO为数据输出引脚。在读周期是驱动并保持高阻
在其他时间，包括时HOLD \\低。数据转换驱动在下降
串行时钟的边缘。
* SO可以被连接到的SI以来的部分进行通信的单个针数据接口
在半双工。
电源电压： 5V
地
SCK
输入
/ HOLD
输入
/ WP
输入
SI
输入
SO
产量
VDD
VSS
供应
供应
文件编号： 001-84468修订版**
第14页2
FM25640B - 64Kb的SPI 5V F-RAM
概观
该FM25640B是一个串行F-RAM存储器。该
存储器阵列被逻辑地组织为8192 ×8和
使用工业标准的串行访问
外设接口或SPI总线。功能操作
在F -RAM是类似于串行EEPROM 。该
在FM25640B和串行之间的主要区别
EEPROM具有相同的引脚涉及到其优越
写性能。
串行外设接口 - SPI总线
该FM25640B采用串行外设接口
（ SPI）总线。这是指定的速度运行在高达20
兆赫。这种高速串行总线提供了高
到主机性能的串行通信
微控制器。许多常见的微控制器
有硬件SPI端口，允许直接接口。
这是很简单的使用普通模拟端口
端口引脚微控制器没有。该
FM25640B工作在SPI模式0和3 。
SPI接口使用一共有四个引脚时钟，
数据输入，数据输出和片选。因此能够
连接两个数据线一起。图2
示出了使用一个典型的系统配置
FM25640B与微控制器，提供了一个SPI
端口。图3示出了类似的配置
微控制器，具有无硬件支持
SPI总线。
协议概述
SPI接口是一个同步串行接口
利用时钟和数据线。它的目的是支持
在总线上的多个设备。每一个设备被激活
使用片选。当片选是通过激活
总线主机时， FM25640B将开始监测
的时钟线和数据线。之间的关系
落下的/ CS ，时钟和数据边缘由口授
在SPI模式。该设备将作出裁决
在每个芯片的下降沿的SPI模式的
选择。而有四个这样的模式，该
FM25640B支持模式0和3。图4示出了
为模式0和3所要求的信号的关系。
在这两种情况下，数据被移入FM25640B上
SCK和数据的上升沿，预计对
第一个上升沿后/ CS变为有效。如果时钟
开始从高状态，它将落在之前开始
为了创建的第一个上升沿的数据传输。
该FM25640B由SPI操作码的控制。这些
操作码指定的命令的部分。后/ CS
是置位，第一字节的总线传送
主是操作码。下面的操作码，
地址和数据，然后转移。需要注意的是
WREN和WRDI操作码都没有的命令
随后的数据传输。
重要提示： / CS必须经过一个变为无效
操作完成后和一个新的操作码之前
能够被发出。有一个有效的操作码每次只
活跃的片选。
内存架构
当访问FM25640B ，用户地址
8,192位置，每行8个数据位。这些数据位
被移入和移出串行。的地址是
使用SPI协议，它包括一个访问
芯片选择（允许总线上的多个设备） ，一
操作码和一个两字节的地址。的高3位
地址范围是由该设备忽略。该
13位完整地址指定的每个字节
唯一的解决。
在FM25640B的大部分功能要么是
通过SPI接口或控制的处理
自动通过板上的电路。的存取时间
对于存储器操作基本上是零，超越
所需要的串行协议时间。即，在
存储器读出或写入的SPI总线的速度。
不象一个EEPROM ，它是没有必要的轮询
设备的就绪状态，因为写操作发生在公交车
速度。即，通过在时间的新的总线事务可以
被移入部分，写操作将是
完整的。此作更详细的说明
接口部分。
用户希望从几个明显的系统优势
由于其快速的写入周期和高的FM25640B
耐力与EEPROM相比。但
也有不太明显的好处。例如
在高噪声的环境中，在快速的写操作
不易受腐败比EEPROM
因为它是很快完成。与此相反，一个
EEPROM需要毫秒写的是
容易受到噪声中多循环。
注意， FM25640B不包含功率
不是一个简单的内部其它管理电路
上电复位。这是用户的责任
确保V
DD
是数据表的公差范围内
防止不正确的操作。建议
该部分不掉电带芯片
启用活动。
文件编号： 001-84468修订版**
第14页3
FM25640B - 64Kb的SPI 5V F-RAM
SCK
MOSI
MISO
SO
SI SCK
SO
SI SCK
SPI
微控制器
SS1
SS2
HOLD1
HOLD2
MOSI ：主出从入
MISO ：主入从出
SS ：从机选择
FM25640B
CS
HOLD
FM25640B
CS
HOLD
图2.系统配置与SPI端口
微控制器
SO
SI SCK
FM25640B
CS
HOLD
没有SPI接口图3.系统配置
SPI模式0 ： CPOL = 0 ， CPHA = 0
7
6
5
4
3
2
1
0
SPI模式3 ： CPOL = 1 ， CPHA = 1
7
6
5
4
3
2
1
0
图4. SPI模式0 & 3
文件编号： 001-84468修订版**
第14页4
FM25640B - 64Kb的SPI 5V F-RAM
数据传输
所有的数据传输和从FM25640B发生
在8位组。它们是同步的时钟
信号（SCK）和它们传送最显著位
（ MSB）在前。串行输入已注册的上升
SCK的边缘。所述SO输出从从动
SCK的下降沿。
命令结构
有六个命令称为操作码，可以是
总线主机到FM25640B发行。他们是
在下表中列出。这些操作码控制
功能的内存中执行。它们可以是
分为三类。第一，有
有没有后续操作的命令。他们
执行单一功能，如允许写入
操作。第二后跟1的命令
字节，或进或出。他们的工作状态
注册。第三组包括用于命令
其次是一个地址和一个内存交易
或数据的多个字节。
表1.操作码指令
名字
描述
雷恩
WRDI
RDSR
WRSR
读
写
设置写使能锁存
写禁止
读状态寄存器
写状态寄存器
读取内存数据
写存储器数据
雷恩 - 将写使能锁存
该FM25640B将启动禁用写入。
该WREN命令之前，必须出具任何
写操作。发送WREN操作码会
允许用户发出随后的操作代码为
写操作。这些措施包括写作状态
注册并写入内存。
发送WREN操作码引起的内部
写使能锁存器进行设置。在状态标志位
注册名为WEL ，表示锁存器的状态。
WEL = 1表示写操作是允许的。
试图写入的状态WEL位
寄存器没有影响。完成任何写操作
操作将自动清除写入启用
锁存器并防止进一步的写入，而不另
WREN命令。图5示出了WREN
命令总线配置。
WRDI - 写禁止
该WRDI命令禁止所有写入操作由
清除写使能锁存器。用户可以验证
该写操作通过读取WEL位禁止
状态寄存器，并验证WEL = 0 。身材
图6示出了WRDI命令总线配置。
操作码值
0000_0110b
0000_0100b
0000_0101b
0000_0001b
0000_0011b
0000_0010b
图5.雷恩总线配置
图6. WRDI总线配置
文件编号： 001-84468修订版**
第14页5
QQ：2880707522 复制
