EDI2DL32256V
256Kx32同步Pipline突发3.3V SRAM
特点
s
t
KHQV
3.5 ， 3.8和4.0ns次
s
166 ， 150和133 MHz的时钟速度
s
DSP的存储解决方案
德州仪器的TMS320C6201
德州仪器的TMS320C67x
s
包装：
119引脚BGA ， JEDEC MO- 163
s
3.3V工作电源电压
s
为3.5ns输出使能访问时间
s
单写控制和输出使能线
s
单芯片使能线
s
56 ％的空间节省与单片TQFPs
s
多VCC和VSS引脚
s
降低电感和电容
描述
该EDI2DL32256VxxBC是3.3V ， 256Kx32同步管道
具有两个256Kx16构成突发的SRAM模安装在一个
多层层叠基板。该装置被装在一个119
铅， 14毫米由22毫米， BGA 。它配有主频of166 ，
150和133兆赫。该设备是管道突发的SRAM ，从而允许
用户可以建立一个快速的外部存储器，德州仪器
“ C6X ” 。在突发模式数据从所述第一存储器位置是
可在3个时钟周期，而随后的数据是
可在一个时钟周期（ 3/1/1/1 ） 。随后一阵AD-
由TMS320C6x的DSP产生的礼服。单个地址
位置也可以读取，允许在3个时钟一个存储器存取
周期。所有的同步输入由控制寄存器控
的正边沿触发的时钟输入（CLK） 。同步IN-
看跌期权，包括所有地址，所有的数据输入，芯片使能（ CE \\ ） ，爆
控制输入（ ADSC \\ ） ，字节写使能（ BW0 \\到BW3 \\ ）和
写使能（ BWE \\ ） 。
异步输入包括输出使能（ OE \\ ） ，连拍模式
控制（ MODE ） ，和睡眠模式控制（ ZZ ） 。数据输出
（ DQ ） ，通过OE \\启用，也是异步的。
地址线和芯片使能注册到地址
状态控制器（ ADSC \\ ）输入引脚。
图。 1
引脚配置
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DD
NC
NC
DQ
16
DQ
18
V
DD
DQ
21
DQ
23
V
DD
DQ
31
DQ
29
V
DD
DQ
26
DQ
24
NC
NC
V
DD
1
2
A
NC
A
NC
DQ
17
DQ
19
DQ
20
DQ
22
V
DD
DQ
30
DQ
28
DQ
27
DQ
25
NC
A
NC
NC
2
3
A
A
A
V
SS
V
SS
V
SS
BE
2
\
V
SS
NC
V
SS
BE
3
\
V
SS
V
SS
V
SS
模式
A
NC
3
4
NC
ADSC \\
V
DD
NC
CE \\
OE \\
NC
NC
V
DD
CLK
NC
BWE \\
A
1
A
0
V
DD
A
NC
4
5
A
A
A
V
SS
V
SS
V
SS
BE
1
\
V
SS
NC
V
SS
BE
0
\
V
SS
V
SS
V
SS
NC
A
NC
5
6
A
A
A
NC
DQ
9
DQ
11
DQ
12
DQ
14
V
DD
DQ
6
DQ
4
DQ
3
DQ
1
NC
A
NC
NC
6
7
V
DD
NC
NC
DQ
8
DQ
10
V
DD
DQ
13
DQ
15
V
DD
DQ
7
DQ
5
V
DD
DQ
2
DQ
0
NC
ZZ
V
DD
7
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
256K ×16
SSRAM
框图
A
0
-
17
CLK
ADSC \\
OE \\
BWE \\
CE \\
模式
ZZ
BE
0
\
BE
1
\
BE
2
\
BE
3
\
DQ
0
-
7
DQ
8
-
15
DQ
16
-
23
DQ
24
-
31
256K ×16
SSRAM
2000年11月第1版
ECO ＃ 13417
1
怀特电子设计公司 （ 508 ） 366-5151 www.whiteedc.com
EDI2DL32256V
引脚说明
针
各个
L5,G5
G3,L3
M4
K4
E4
F4
B4
R3
T7
各个
各个
各个
符号
A
0-17
BE0\,BE1\,
BE2\,BE3\
BWE \\
CLK
CE \\
OE \\
ADSC \\
模式
ZZ
DQ
0-31
VCC
VSS
TYPE
输入
同步
输入
同步
输入
同步
输入
同步
输入
同步
输入
输入
同步
输入
输入
同步
输入/输出
供应
地
描述
地址：这些输入被登记，且必须满足建立和保持时间周围的上升沿
的CLK 。
写字节：写字节写为低表示写周期和高表示读BE2 \\ ， BE3 \\循环。 BE0 \\控制
DQ0-7 。 BE1 \\控制DQ8-15 。 BE2 \\控制DQ16-23 。 BE3 \\控制DQ24-31
字节写使能：此低电平输入门字节写操作，并且必须满足建立和保持
围绕CLK的上升沿时间。
时钟：这个信号寄存器的地址，数据，芯片启用，在写控制和突发控制输入
其上升沿。所有同步输入必须满足建立和保持全天候的上升沿时间。
芯片使能：此低电平输入用于启用该设备。
输出使能：此低电平有效的异步输入使能数据输出驱动器
地址状态控制器：此低电平输入，使设备能够取消或随新选择
外部地址进行注册。一个读或写周期，这取决于写入控制输入启动。
静态模式：此输入选择突发序列。的低电平引脚选择线性爆裂。数控或
高在这个引脚选择交错突发。
贪睡：此高电平输入使器件进入低功耗待机模式。对于正常
操作时，该输入必须是低或NC （无连接）
数据输入/输出：第一个字节被DQ
0-7
，第二个字节是DQ
8-15
，第三个字节是DQ
16-23
，第四个字节为DQ
24-31
核心供电： + 3.3V -5 ％ / + 5 ％
地
真值表
手术
取消循环，掉电
写周期，开始突发
读周期，开始突发
读周期，开始突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
写周期，暂停突发
写周期，暂停突发
地址一起使用
无
外
外
外
当前
当前
当前
当前
当前
当前
CE \\
H
L
L
L
X
X
H
H
X
H
ADSC \\
L
L
L
L
H
H
H
H
H
H
写\\
X
L
H
H
H
H
H
H
L
L
OE \\
X
X
L
H
L
H
L
H
X
X
DQ
高-Z
D
Q
高-Z
Q
高-Z
Q
高-Z
D
D
注意：
1， X表示“不关心” ， H表示逻辑高电平。 L表示逻辑低电平。
2a.WRITE \\ = L ，手段[ BE0 \\ * BE1 \\ * BE2 \\ * BE3 \\ ] * BWE \\等于低
2b.WRITE \\ = H ，手段[ BE0 \\ * BE1 \\ * BE2 \\ * BE3 \\ ] * BWE \\等于高
3.除OE \\所有输入必须满足建立和保持CLK周围的上升沿时间（由低至高） 。
4.暂停爆裂产生等待周期
5.对于下面的读操作的写操作时， OE \\必须为高电平的输入数据所需的建立时间加上高阻时间为参考\\之前和保持高虽
出的输入数据保持时间。
6.本设备包含的电路，以确保输出将在高阻电期间。
怀特电子设计公司 （ 508 ） 366-5151 www.whiteedc.com
2
2000年11月第1版
ECO ＃ 13417
EDI2DL32256V
绝对最大额定值*
在VCC电源相对于Vss电压
V
IN
储存温度
结温
功耗
短路输出电流（每个I / O）
-0.5V至4.6V
-0.5V到VCC + 0.5V
-55 ° C到+ 110℃
+110°C
3瓦
20毫安
推荐工作条件
描述
输入高电压
输入低电压
电源电压
符号
V
IH
V
IL
VCC
民
2
-0.3
3.135
最大
Vcc+0.3
0.7
3.465
单位
V
V
V
*应力大于下"Absolute最大Ratings"可能会导致
永久损坏设备。这是一个额定值只和功能
该设备在这些或任何其他条件大于indi-的操作
符在本规范的业务部门是不是暗示。接触
绝对最大额定值条件下工作会影响其可靠性。
电容
（ F = 1MHz时， V
IN
= V
CC
或V
SS
)
参数
地址线
数据线
控制线
符号
C
A
C
D / Q
C
C
最大
待定
待定
待定
单位
pF
pF
pF
部分真理表
功能
读
写一个字节（ DQ
0-7
)
写的所有字节
BWE \\
H
L
L
BE0\
X
L
L
BE1\
X
H
L
BE2\
X
H
L
BE\3
X
H
L
DC电气特性
（ F = 1MHz时， V
IN
= V
CC
或VSS）
参数
电源电流：工作
CMOS待机
TTL待机
TTL待机
输入漏电流
输出漏电流
输出高电压
输出低电压
符号
I
CC1
I
SB2
I
SB3
I
SB4
IL
I
IL
O
V
OH
V
OL
条件
设备选择;所有输入
≤
V
IL
or
≥
V
IH
;
周期
≥
t
KC
MIN ; V
CC
= MAX ;输出开路
设备取消; V
CC
= MAX ;所有的输入
≤
V
SS
+0.2或
≥
V
CC
-0.2 ;所有输入静态的;
CLK频率= 0
设备取消;所有输入
≤
V
IL
or
≥
V
IH
;
所有输入静态的; V
CC
= MAX ; CLK频率= 0
设备取消;所有输入
≤
V
IL
or
≥
V
IH
;
V
CC
= MAX ; CLK周期时间
≥
t
CK
民
0V ＆ LT ; V
IN
＆ LT ; V
CC
输出（S ）禁用， 0V
≤
V
OUT
≤
V
CC
I
OH
= -2.0mA
I
OL
= 2.0毫安
民
最大
850
20
40
40
-2
-2
2.4
2
2
0.7
单位
mA
mA
mA
mA
A
A
V
V
AC测试电路
参数
AC测试条件
I / O
V
SS
2.5
1.8
1.25
见图，左
单位
V
ns
V
产量
Z0 == 50
Z0 50
输入脉冲电平
输入上升和下降时间（最大值）
输入和输出时序水平
输出负载
50
VT = 1.5V
1.25V
AC输出负载等效
2000年11月第1版
ECO ＃ 13417
3
怀特电子设计公司 （ 508 ） 366-5151 www.whiteedc.com
EDI2DL32256V
AC电气特性
描述
时钟
时钟周期时间
时钟高电平时间
时钟低电平时间
输出时间
时钟到输出有效
时钟输出在低Z
时钟输出高阻
OE到输出有效
OE为输出低Z
OE为输出高阻
设置时间
地址状态控制器有效到时钟
地址有效到时钟
芯片使能有效的时钟
写使能（ BWE \\ ）有效时钟
数据有效到时钟
保持时间
地址状态控制器保持时间
地址保持时间
芯片使能保持时间
写使能（ BWE \\ ）保持时间
数据保持时间
t
KHSCX
t
KHAX
t
KHEX
t
KHWX
t
KHDX
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
t
SCVKH
t
AVKH
t
EVKH
t
WLKH
t
DVKH
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
t
KHQV
t
KHQX
t
KHQZ
t
OELQV
t
OELQX
t
OEHQZ
0
3.5
0
1.5
6
3.5
0
3.5
3.5
0
1.5
6.7
3.5
0
3.8
3.8
0
1.5
7.5
3.8
4.0
t
KHKH
t
KHKL
t
KLKH
6
2.4
2.4
6.7
2.6
2.6
7.5
2.8
2.8
符号
民
3.5ns
最大
民
3.8ns
最大
民
4.0ns
最大
单位
怀特电子设计公司 （ 508 ） 366-5151 www.whiteedc.com
4
2000年11月第1版
ECO ＃ 13417
EDI2DL32256V
图。 2
读时序
t
KHKH
t
KHKL
t
KLKH
CLK
t
SC VKH
t
KHSC X
ADSC \\
t
EVKH
CE \\
t
KHEX
t
AVKH
ADDR
A1
t
KHAX
A2
A3
A4
A5
OE \\
t
OELQ X
t
OELQ V
t
OEHQZ
写\\
t
KHQ
t
KHQ X
t
KHQ V
DQ
Q(A1)
Q(A2)
Q(A3)
Q(A4)
Q(A5)
2000年11月第1版
ECO ＃ 13417
5
怀特电子设计公司 （ 508 ） 366-5151 www.whiteedc.com
QQ：2880707522 复制
