DS92LV1260六通道10位BLVDS解串器
2003年8月
DS92LV1260
六通道10位BLVDS解串器
概述
该DS92LV1260集成了六个解串器设备成
单个芯片中。该芯片采用了0.25U CMOS工艺技
术。该DS92LV1260可以同时反序列化达
已序列由国家6的数据流
半导体DS92LV1021或DS92LV1023总线LVDS SE-
rializers 。该设备还包括第七串行输入
信道作为冗余输入。
在DS92LV1260解串器的每块工作不知疲倦
pendently有自己的时钟恢复电路和锁相
检测信号。
该DS92LV1260使用带有+ 3.3V单电源供电
1.2W典型功耗在3.3V与PRBS - 15
格局。请参阅连接图包装
信息。
特点
n
反序列化五点五十九BusLVDS输入的串行数据
使用内嵌的时钟流
n
七可选择的串行输入，支持N + 1
反序列化流的冗余
n
第七通道都有单独的引脚监视输出
反映了第七个通道输入的输入
n
并行时钟频率高达40MHz
n
芯片过滤PLL
n
绝对最大最坏的情况下功耗=
1.9W电压为3.6V
n
在断电高阻抗输入（V
cc
= 0V)
n
在+ 3.3V单电源供电
n
196引脚LBGA封装（薄型球栅阵列）
包
n
工业温度范围操作： -40°C至+ 85°C
框图
应用
20000202
2003美国国家半导体公司
DS200002
www.national.com
DS92LV1260
绝对最大额定值
（注1 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
cc
)
总线LVDS输入电压
（凛+/- ）
最大包
功耗
@
25C
封装热阻
θ
JA
θ
JC
196 LBGA ：
196 LBGA ：
34C/W
8C/W
-65 ° C至+ 150°C
+150C
-0.3 4V
-0.3V至3.9V
3.7W
焊接温度
（焊接10秒）
ESD额定值：
人体模型
机器型号
可靠性信息
晶体管数量
+225C
＆ GT ;
3KV
＆ GT ;
750V
35,682
推荐工作
条件
电源电压（V
CC
)
经营自由的空气
温度（T
A
)
工作频率
3.0V至3.6V
-40 ° C至+ 85°C
16-40兆赫
储存温度。范围
结Termperature
电气特性
基本功能和每通道解串器规格将类似于美国国家半导体的DS92LV1212A 。
在推荐工作电源和termperature范围，除非另有说明。 （注
2)
符号
V
IH
V
IL
V
CL
I
IN
V
OH
V
OL
I
OS
参数
高电平输入电压
低电平输入电压
输入钳位电压
输入电流
高电平输出电压
低电平输出电压
输出短路电流
V
in
= 0或3.6V
I
OH
= -6mA
I
OL
= 6毫安
V
OUT
= 0V ， （注
4)
PWRDWN
或REN = 0.8V ，
V
OUT
= 0V或
V
CC
VCM = 1.1V
(V
RI +
-V
RI-
)
RI + ， RI-
V
in
= +2.4V,
V
cc
= 3.6或0V
V
in
=0V,
V
cc
= 3.6或0V
电源电流
3.6V ， 40MHz的，
棋盘
模式，
CL=15pF
PWRDN = 0.8V
REN = 0.8V
25
40
0.95
2
条件
引脚/频率。
任，
REFCLK ，
PWRDWN ，
SEL （0 ：2），
R
OUT
民
2.0
GND
典型值
最大
V
CC
0.8
单位
V
V
V
uA
V
V
mA
LVCMOS / LVTTL DC规格：
-0.87
-10
2
GND
3
0.18
-46
-1.5
+10
V
CC
0.4
-85
R
OUT
,
RCLK ，
LOCK
-15
I
OZ
三态输出电流
-10
+/-0.2
+10
uA
总线LVDS DC规格
V
TH
V
TL
差别阈限高
电压
差阈值低
电压
输入电流
+3
-50
-10
-10
-2
+/- 1
+/- 1
+10
+10
+50
mV
mV
uA
uA
I
IN
I
CCR
最坏的情况下电源电流
460
530
mA
I
CCXR
电源电流时，
断电
REFCLK期
REFCLK占空比
REFCLK的比例TCLK
0.36
1
mA
对于REFCLK时序要求
t
RFCP
t
RFDC
t
RFCP
/t
TCP
62.5
50
60
1.05
ns
%
www.national.com
DS92LV1260
电气特性
符号
t
RFTT
t
RCP
t
RDC
t
CHTST
参数
REFCLK过渡时间
RCLK期
RCLK占空比
总线LVDS信号的周期
当CHTST被选中
MUX
CMOS / TTL低到高
转换时间
CMOS / TTL高到低
转换时间
前ROUT数据有效
RCLK
RCLK溃败后数据有效
高到三态延迟
低到TRI- STATE延迟
TRI -STATE到高延迟
TRI -STATE以低延迟
（续）
基本功能和每通道解串器规格将类似于美国国家半导体的DS92LV1212A 。
条件
引脚/频率。
民
典型值
最大
8
25
43
25
50
62.5
55
单位
ns
ns
%
ns
在推荐工作电源和termperature范围，除非另有说明。 （注
2)
解串器的开关特性
RCLK
（注7 ）
CHTST
t
CLH
t
CHL
t
罗斯
1.7
1.6
图2
ROUT ，
LOCK ，
RCLK
0.4*t
RCP
6
6
ns
ns
ns
t
ROH
t
HZR
t
LZR
t
ZHR
t
ZLR
图2
-0.4*t
RCP
10
10
12
12
ns
ns
ns
ns
ns
ns
ns
us
us
us
us
ps
ps
图1
t
DD
解串器的延迟
室温
3.3V
40MHz
科幻gure 3
（注5 ）
图4
（注5 ）
（注6 ）
RCLK
1.75*t
RCP
+5
1.75*t
RCP
+6
1.75*t
RCP
+7
1.75*t
RCP
+7
1.75*t
RCP
+10
1.75*t
RCP
+9
3
10
2
5
t
DSR1
解串器PLL锁定时间
从PWRDN （带
SYNCPAT ）
解串器PLL锁定时间
从SYNCPAT
解串器噪声容限
40MHz
20MHz
40MHz
20MHz
40MHz
20MHz
450
1200
920
1960
t
DSR2
t
RNM
注1 ：
“绝对最大额定值”是那些价值超过该设备的安全性不能得到保证。它们不意味着暗示该设备
应该在这些限制条件下运行。的“电气特性”表中指定的设备运行状况。
注2 ：
典型值给出了VCC = 3.3V和TA = 25℃
注3 ：
电流到器件的引脚被定义为正。当期开出的器件引脚定义为负。电压以地为参考，除非VTH和VTL
这是差分电压。
注4 ：
只有一个输出应在同一时间内短路。不要超过最大封装的功率耗散能力。
注5 ：
对于指定解串器PLL性能吨目的
DSR1
和T
DSR2
与REFCLK运转和稳定的，并且在特定条件指定
传入的数据流（ SYNCPATs ） 。吨
DSR1
需要解串器指示锁定在上电时或离开掉电模式的时间。吨
DSR2
所需的时间，以指示锁的电的和使能解串器，当输入（RI +和RI- ）的条件下，从没有接收数据到接收改变
同步模式（ SYNCPATs ） 。锁定到随机数据的时间依赖于所接收的数据。
注6 ：
t
RNM
是衡量多少相位噪声（抖动）的解串器可在输入数据流中容忍发生比特错误之前。解串器噪声
保证金是保证利用统计分析设计（ GBD ） 。
注7 ：
因为总线LVDS串行数据流不被解码，则CHTST输出驱动器的最大频率可能被超过，如果数据流是
切换到CHTST 。总线LVDS输入的最大频率不能超过并行时钟速率。
3
www.national.com
DS92LV1260六通道10位BLVDS解串器
2003年8月
DS92LV1260
六通道10位BLVDS解串器
概述
该DS92LV1260集成了六个解串器设备成
单个芯片中。该芯片采用了0.25U CMOS工艺技
术。该DS92LV1260可以同时反序列化达
已序列由国家6的数据流
半导体DS92LV1021或DS92LV1023总线LVDS SE-
rializers 。该设备还包括第七串行输入
信道作为冗余输入。
在DS92LV1260解串器的每块工作不知疲倦
pendently有自己的时钟恢复电路和锁相
检测信号。
该DS92LV1260使用带有+ 3.3V单电源供电
1.2W典型功耗在3.3V与PRBS - 15
格局。请参阅连接图包装
信息。
特点
n
反序列化五点五十九BusLVDS输入的串行数据
使用内嵌的时钟流
n
七可选择的串行输入，支持N + 1
反序列化流的冗余
n
第七通道都有单独的引脚监视输出
反映了第七个通道输入的输入
n
并行时钟频率高达40MHz
n
芯片过滤PLL
n
绝对最大最坏的情况下功耗=
1.9W电压为3.6V
n
在断电高阻抗输入（V
cc
= 0V)
n
在+ 3.3V单电源供电
n
196引脚LBGA封装（薄型球栅阵列）
包
n
工业温度范围操作： -40°C至+ 85°C
框图
应用
20000202
2003美国国家半导体公司
DS200002
www.national.com
DS92LV1260
绝对最大额定值
（注1 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
cc
)
总线LVDS输入电压
（凛+/- ）
最大包
功耗
@
25C
封装热阻
θ
JA
θ
JC
196 LBGA ：
196 LBGA ：
34C/W
8C/W
-65 ° C至+ 150°C
+150C
-0.3 4V
-0.3V至3.9V
3.7W
焊接温度
（焊接10秒）
ESD额定值：
人体模型
机器型号
可靠性信息
晶体管数量
+225C
＆ GT ;
3KV
＆ GT ;
750V
35,682
推荐工作
条件
电源电压（V
CC
)
经营自由的空气
温度（T
A
)
工作频率
3.0V至3.6V
-40 ° C至+ 85°C
16-40兆赫
储存温度。范围
结Termperature
电气特性
基本功能和每通道解串器规格将类似于美国国家半导体的DS92LV1212A 。
在推荐工作电源和termperature范围，除非另有说明。 （注
2)
符号
V
IH
V
IL
V
CL
I
IN
V
OH
V
OL
I
OS
参数
高电平输入电压
低电平输入电压
输入钳位电压
输入电流
高电平输出电压
低电平输出电压
输出短路电流
V
in
= 0或3.6V
I
OH
= -6mA
I
OL
= 6毫安
V
OUT
= 0V ， （注
4)
PWRDWN
或REN = 0.8V ，
V
OUT
= 0V或
V
CC
VCM = 1.1V
(V
RI +
-V
RI-
)
RI + ， RI-
V
in
= +2.4V,
V
cc
= 3.6或0V
V
in
=0V,
V
cc
= 3.6或0V
电源电流
3.6V ， 40MHz的，
棋盘
模式，
CL=15pF
PWRDN = 0.8V
REN = 0.8V
25
40
0.95
2
条件
引脚/频率。
任，
REFCLK ，
PWRDWN ，
SEL （0 ：2），
R
OUT
民
2.0
GND
典型值
最大
V
CC
0.8
单位
V
V
V
uA
V
V
mA
LVCMOS / LVTTL DC规格：
-0.87
-10
2
GND
3
0.18
-46
-1.5
+10
V
CC
0.4
-85
R
OUT
,
RCLK ，
LOCK
-15
I
OZ
三态输出电流
-10
+/-0.2
+10
uA
总线LVDS DC规格
V
TH
V
TL
差别阈限高
电压
差阈值低
电压
输入电流
+3
-50
-10
-10
-2
+/- 1
+/- 1
+10
+10
+50
mV
mV
uA
uA
I
IN
I
CCR
最坏的情况下电源电流
460
530
mA
I
CCXR
电源电流时，
断电
REFCLK期
REFCLK占空比
REFCLK的比例TCLK
0.36
1
mA
对于REFCLK时序要求
t
RFCP
t
RFDC
t
RFCP
/t
TCP
62.5
50
60
1.05
ns
%
www.national.com
DS92LV1260
电气特性
符号
t
RFTT
t
RCP
t
RDC
t
CHTST
参数
REFCLK过渡时间
RCLK期
RCLK占空比
总线LVDS信号的周期
当CHTST被选中
MUX
CMOS / TTL低到高
转换时间
CMOS / TTL高到低
转换时间
前ROUT数据有效
RCLK
RCLK溃败后数据有效
高到三态延迟
低到TRI- STATE延迟
TRI -STATE到高延迟
TRI -STATE以低延迟
（续）
基本功能和每通道解串器规格将类似于美国国家半导体的DS92LV1212A 。
条件
引脚/频率。
民
典型值
最大
8
25
43
25
50
62.5
55
单位
ns
ns
%
ns
在推荐工作电源和termperature范围，除非另有说明。 （注
2)
解串器的开关特性
RCLK
（注7 ）
CHTST
t
CLH
t
CHL
t
罗斯
1.7
1.6
图2
ROUT ，
LOCK ，
RCLK
0.4*t
RCP
6
6
ns
ns
ns
t
ROH
t
HZR
t
LZR
t
ZHR
t
ZLR
图2
-0.4*t
RCP
10
10
12
12
ns
ns
ns
ns
ns
ns
ns
us
us
us
us
ps
ps
图1
t
DD
解串器的延迟
室温
3.3V
40MHz
科幻gure 3
（注5 ）
图4
（注5 ）
（注6 ）
RCLK
1.75*t
RCP
+5
1.75*t
RCP
+6
1.75*t
RCP
+7
1.75*t
RCP
+7
1.75*t
RCP
+10
1.75*t
RCP
+9
3
10
2
5
t
DSR1
解串器PLL锁定时间
从PWRDN （带
SYNCPAT ）
解串器PLL锁定时间
从SYNCPAT
解串器噪声容限
40MHz
20MHz
40MHz
20MHz
40MHz
20MHz
450
1200
920
1960
t
DSR2
t
RNM
注1 ：
“绝对最大额定值”是那些价值超过该设备的安全性不能得到保证。它们不意味着暗示该设备
应该在这些限制条件下运行。的“电气特性”表中指定的设备运行状况。
注2 ：
典型值给出了VCC = 3.3V和TA = 25℃
注3 ：
电流到器件的引脚被定义为正。当期开出的器件引脚定义为负。电压以地为参考，除非VTH和VTL
这是差分电压。
注4 ：
只有一个输出应在同一时间内短路。不要超过最大封装的功率耗散能力。
注5 ：
对于指定解串器PLL性能吨目的
DSR1
和T
DSR2
与REFCLK运转和稳定的，并且在特定条件指定
传入的数据流（ SYNCPATs ） 。吨
DSR1
需要解串器指示锁定在上电时或离开掉电模式的时间。吨
DSR2
所需的时间，以指示锁的电的和使能解串器，当输入（RI +和RI- ）的条件下，从没有接收数据到接收改变
同步模式（ SYNCPATs ） 。锁定到随机数据的时间依赖于所接收的数据。
注6 ：
t
RNM
是衡量多少相位噪声（抖动）的解串器可在输入数据流中容忍发生比特错误之前。解串器噪声
保证金是保证利用统计分析设计（ GBD ） 。
注7 ：
因为总线LVDS串行数据流不被解码，则CHTST输出驱动器的最大频率可能被超过，如果数据流是
切换到CHTST 。总线LVDS输入的最大频率不能超过并行时钟速率。
3
www.national.com
QQ：2880707522 复制
