DS90CF384A/DS90CF364A
＋
3.3V LVDS
レシーバ
24位平板显示器（ FPD ）链路的65MHz
＋
3.3V LVDS
レシーバ
18位平板显示器（ FPD ）链路的65MHz
2000
年
11
月
19960919
23685
ds100870
转换为nat2000 DTD
更新PID源，以反映基础段
修改RSKM和规范文字。 383A作为德克萨斯（ MH ） 。
错字纠正功能（ JFG ）
格式更正（ JFG ）
加入FBGA封装方式（ JFG ）
加的直流规格为PD引脚（ CW）
添加脚注和修改数据
初步去除，改为发布。
更新时间诊断10087025
添加新的页面到现有1页
固定pid.info的管理。信息部分。 RSKM中删除的条件和修复的Tx和Rx表。
11700
DS90CF384A/DS90CF364A
＋
3.3V LVDS
レシーバ
24位平板显示器（ FPD ）链路的65MHz
＋
3.3V LVDS
レシーバ
18位平板显示器（ FPD ）链路的65MHz
概要
レシーバ
DS90CF384A
は、4 ペアの
LVDS
データス リーム
ト
(
最大スループッ
1.8Gbps、バン
ト
ド幅
227MB/sec)
を
28
ビ ト
ッ
の
CMOS / TTL
パラ
レルデータ
(RGB24
ビ ト び
HSYNC “
ッ およ
VSYNC ， CNTLのビ4
ト)に変換します。
DE “
ッ
またDS90CF364A
3
は、 ペアの
LVDS
データ ス リーム( 最大スループッ
ト
ト1.3Gbps、
バン
ド幅
170MB/sec)
を
21
ビ トの
CMOS / TTL
パラ
ッ
レルデー
タ
(RGB18
ビ ト
ッ および
HSYNC ， VSYNC ， DE
の
3
ビ ト
)
に
ッ
変換します。どち
らのレシーバも、出力は立ち下がりエッ
ジス
ト
ローブです。この立ち下がりエッ
ジス ローブのレシーバは、
ト
立ち上がりエッ
ジス ローブも く
ト
し は立ち下がりエッ
ジス ロー
ト
ブのラミタ（ DS90C383A / DS90C363A ）と変换回路な
ト ンス ッ
しで
接続可½です。
DS90CF384A/DS90CF364A
は前世代のレシーバから機½が強
化され、レシーバ出力端でのデータ有効時間が長く り した。
なま
DS90CF384A
は、
ボール数
64、
ッ
ピ チ間隔
0.8mm
の
FBGA （精细
间距球栅阵列）
パ ケージで
ッ
も供給されます。
このパ ケー
ッ
ジ
を½用する
と、56 ピ
TSSOP
パ ケージに比べてプリ ト基板
ン
ッ
ン
の実装面積に
して
44％小さ
な ます。
く り
このチ プセ ト
ッ ッ はバス幅が広く高速な
TTL
イ タ
ン フェースで問題
と
なっている
EMI
やケーブルサイ
ズの解決に理想的です。
特長
■
■
■
■
■
■
■
■
■
■
■
ク ッ
ロ ク周波数
20
65MHz
に対応
50％デューテ
サイ ルのレシーバク ッ
ィ
ク
ロ ク出力
高性½セ ト ッ
/
ホール
ッア プ
ドタ ム
（ RxOUTPUT ）
イ
65MHz
グ スケール表示においてレシーバの消費電力
レイ
142mW
以下
（典型值）
W
パワーダウ ドにおいてレシーバの消費電力
200μ
以
ン モー
下
（最大）
ESD
耐圧
7kV
以上
(
人½モデル
)、700V
以上
（ EIAJ ）
VGA ，SVGA，XGA
そ
してデュアル セル
SXGA
の高
ピク
解像度をサポー
ト
PLL
は外付け部品不要
TIA / EIA- 644 LVDS
標準準拠
高密度実装を可½にする
56
ピ または
48
ピ
TSSOP
パ
ン
ン
ッ
ケージ
DS90CF384A
は
64
ピ
ン、0.8mm ピ チの
FBGA
パ ケージ
ッ
ッ
で
も供給
ブロ ク図
ッ
DS90CF384A
DS90CF364A
订单号DS90CF384AMTD或DS90CF384ASLC
见NS包装数MTD56或SLC64A
订单号DS90CF364AMTD
见NS包装数MTD48
20001117
三州
はナシ ナル セ コ ダク ー社の登録商標です。
ョ
ミ ン タ
美国国家半导体公司
1
印在日本NSJ 8/2001
DS90CF384A/DS90CF364A
絶対最大定格
（注1 ）
本データ トには軍用航空宇宙用の規格は記載されていません。
シー
関連する電気的信頼性試験方法の規格を参照下さい。
SLC （ FBGA ）
パ ケージ
:
ッ
DS90CF384A
＊周囲温度＋
25
℃を超える場合は、
DS90CF384AMTD
DS90CF364AMTD
DS90CF384ASLC
を減じて ださい。
く
ESD
耐圧
（ HBM ， 1.5 kΩ的，
100 pF的）
（ EIAJ ，
0Ω、
200 pF的）
＞
7kV
＞
700V
12.4mW/
℃
15mW/
℃
10.2mW/
℃
2.0W
電源電圧
(V
CC
)
CMOS / TTL
入力電圧
CMOS / TTL
出力電圧
LVDS
レシーバ入力電圧
PN
接合温度
保存温度範囲
許容リ ド温度
(
ハンダ付け
4
秒
)
ー
ハン リ
ダ フロー温度
（ FBGA
で
20
秒
)
最大パ ケージ許容損失
(
＋
25
℃のと
ッ
き)
MTD56(TSSOP)
パ ケージ
:
ッ
DS90CF384A
MTD48(TSSOP)
パ ケージ
:
ッ
DS90CF364A
0.3V
＋
4V
0.3V
V
CC
＋
0.3V
0.3V
V
CC
＋
0.3V
0.3V
V
CC
＋
0.3V
＋
150
℃
65
℃＋
150
℃
＋
260
℃
＋
220
℃
推奨動½条件
1.61W
電源電圧
(V
CC
)
1.89W
動½周囲温度
(T
A
)
レシーバ入力電圧範囲
電源ノ ズ電圧
(V
CC
)
イ
最小値 標準値 最大値
3.0
10
0
3.3
＋
25
3.6
＋
70
2.4
100
単½
V
℃
V
mV
PP
電気的特性
特記のない限り、推奨動½電源電圧お び動½温度範囲に対して適用。
よ
符号
参数
条件
CMOS / TTL DC规格（管脚的PowerDown ）
高电平输入电压
V
IH
低电平输入电压
V
IL
输入钳位电压
I
CL
＝
18毫安
V
CL
输入电流
V
IN
＝
0.4V ， 2.5V或V
CC
I
IN
V
IN
＝
GND
CMOS / TTL DC规格
V
OH
高电平输出电压
I
OH
＝
0.4毫安
低电平输出电压
I
OL
＝
2毫安
V
OL
输出短路电流
V
OUT
＝
0V
I
OS
LVDS接收器DC规格
V
TH
差分输入高阈值
V
CM
＝＋
1.2V
差分输入阈值低
V
TL
输入电流
V
IN
＝＋
2.4V, V
CC
＝
3.6V
I
IN
V
IN
＝
0V, V
CC
＝
3.6V
接收器电源电流
ICCRW接收机电源电流
C
L
＝
8 pF的，
f
＝
32.5兆赫
最坏的情况下
最坏的情况下格局，
f
＝
37.5兆赫
DS90CF384A （图1中，f
＝
65兆赫
4)
f
＝
32.5兆赫
ICCRW接收机电源电流
C
L
＝
8 pF的，
最坏的情况下
最坏的情况下格局，
f
＝
37.5兆赫
DS90CF364A （图1中，f
＝
65兆赫
4)
f
＝
32.5兆赫
ICCRG接收机电源电流，
C
L
＝
8 pF的，
16灰阶
16灰度模式，
f
＝
37.5兆赫
（图2 ，3，4 ）
f
＝
65兆赫
ICCRZ
接收器电源电流
掉电
＝
低
掉电
接收器输出时保持低位
掉电模式
民
2.0
GND
典型值
最大
单位
V
V
V
A
μ
A
μ
V
V
mA
mV
mV
A
μ
A
μ
mA
mA
mA
mA
mA
mA
mA
mA
mA
A
μ
10
2.7
V
CC
0.8
0.79
1.5
＋
1.8
＋
10
0
3.3
0.06
60
0.3
120
＋
100
100
±
10
±
10
49
53
81
49
53
78
28
30
43
10
65
70
105
55
60
90
45
47
60
55
http://www.national.com
2
DS90CF384A/DS90CF364A
電気的特性
(
つづき
)
注1 ：
注2 ：
注3 ：
「絶対最大定格」と
は、この範囲を超える デバイ
と
スの安全性が保証されないリ ッ
ミ ト値をいい、これらのリ ッ
ミ ト値でデバイ
スが動½する と
こ を意味する
も
のではあ ません。 電気的特性の表にデバイ
り
スの実動½条件を記載しています。
よ
代表値
（典型值）
は全て
V
CC
＝
3.3V
、お び
T
A
＝＋
25
℃で得られる最も標準的な数値です。
デバイ
ス端子に流れ込む電流は正、デバイ
ス端子から流れ出る電流は負と定義されます。V
OD
とΔV
OD
以外、全ての電圧値はグラ ン
ウ ド端子を基準と
します。
レシーバスイ
ッチング特性
特記のない限り、推奨動½電源電圧お び動½温度範囲に対して適用。
よ
符号
CLHT
CHLT
RSPos0
RSPos1
RSPos2
RSPos3
RSPos4
RSPos5
RSPos6
RSKM
RCOP
RCOH
RCOL
RSRC
RHRC
碾压混凝土坝
RPLLS
RPDD
注4 ：
参数
CMOS / TTL低到高的转变时间（图4 ）
CMOS / TTL高向低转换时间（图4 ）
接收器的第0位（图11 ， 12 ）选通输入位置F
＝
65兆赫
对于第1位接收器输入选通位置
对于第2位接收器输入选通位置
对于3位接收器输入选通位置
对于第4位接收器输入选通位置
对于5位接收器输入选通位置
对于第6位接收器输入选通位置
RXIN偏移容限（注4 ） （图13 ）
RXCLK超时周期（图5 ）
RXCLK输出高电平时间（图5 ）
RXCLK输出低电平时间（图5 ）
RXOUT安装到RXCLK OUT （图5 ）
RXOUT保持到RXCLK OUT （图5 ）
RXCLK IN至RXCLK输出延迟25
℃
, V
CC
＝
3.3V （图6）
接收机锁相环设置（图7）
接收器断电延时（图10 ）
f
＝
65兆赫
f
＝
65兆赫
民
典型值
2
1.8
最大
5
5
1.4
3.6
5.8
8.0
10.2
12.4
14.6
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
0.7
2.9
5.1
7.3
9.5
11.7
13.9
400
15
5.0
5.0
4.5
4.0
3.5
1.1
3.3
5.5
7.7
9.9
12.1
14.3
T
7.6
6.3
7.3
6.3
5.0
50
9.0
9.0
ns
ns
ns
ns
ns
7.5
10
1
ns
ms
s
μ
レシーバスキューマージ レシーバ入力でのサン ン
ンは
プリ グに必要な有効デー
タ範囲と定義されます。このマージ
ンは
DS90C383A
の ラ ミ タ
ト ンス ッ パル
スポジシ ン
（ TPPos分と最大）と
ョ
レシーバの入力セ ト ッ
/
ホール
ッア プ
ドタ ム
(
内部のデータ
イ
サンプリ グ枠
RSPos ）
によ 導き出されています。 別
ン
り
の ラ ミ タが½われる場合の
RSKM
は異な ます。このマージ
ト ンス ッ
り
ンは
LVDS
配線スキュー、符号間干渉
ISI （
ケーブルのタ プ
イ と長さ り り
によ 異な ます。
)
と ロ ク ッ
クッ·ジタ（ 250PS以下
)
に り
よ 減少します。
AC
タイ ング図
ミ
图1： “最坏情况”测试模式
”
3
http://www.national.com
DS90CF384A/DS90CF364A
AC
タイ ング図
(
つづき
)
ミ
图2： “ 16灰度”测试图案（ DS90CF384A ） （注
5, 6, 7, 8)
”
http://www.national.com
4
DS90CF384A/DS90CF364A
AC
タイ ング図
(
つづき
)
ミ
图3： “ 16灰度”测试图案（ DS90CF364A ） （注
5, 6, 7, 8)
”
注5 ：
注6 ：
注7 ：
注8 ：
ワース ケースパタ
ト
ーンはデバイ
スのデジル回路， LVDS
I / OとTTL I / O
が最も グルする う
タ
ト
よ に考え
られています。
16
階調テス パタ
ト
ーンは
液晶显示
ディ プレ の代表的パタ
ス イ
ーンにおけるデバイ
スの消費電力を算定するための
ものです。このパタ
ーンは
16
の縦ス ラ プ
ト イ
のグループがディ
スプレ に並ぶよ に信号を近似しています。
イ
う
图1
？图
3
と に立ち下が エッ
も
り ジス ローブの場合です
（ TXCLK IN / RXCLK OUT）。
ト
推奨ピ
ンアサイ
ンですが、独自のアサイ
ンにする事も可½です。
图4. DS90CF384A / DS90CF364A （接收器） CMOS / TTL输出负载和转换时间
图5. DS90CF384A / DS90CF364A （接收器）建立/保持和高/低时报
5
http://www.national.com
DS90CF384A / DS90CF364A + 3.3V LVDS接收器24位彩色平板显示器（ FPD ）
链接65兆赫， + 3.3V LVDS接收器18位彩色平板显示器（ FPD ）链路65兆赫
2007年7月
DS90CF384A/DS90CF364A
+ 3.3V LVDS接收器24位平板显示器（ FPD ）链接
-65兆赫， + 3.3V LVDS接收器18位平板显示器
器（FPD）链路65兆赫
概述
该DS90CF384A接收器将四路LVDS数据
流（高达1.8 Gbps的吞吐量和227兆字节/秒
带宽）回的CMOS / TTL数据并行28位（ 24
RGB的位和4位的水平同步，垂直同步， DE和CNTL ）的。还
可以是一种将三个LVDS的DS90CF364A
数据流（高达1.3 Gbps的吞吐量和170兆字节/
s的带宽）回的CMOS / TTL数据并行21位
（18比特的RGB和水平同步，垂直同步和DE的3比特） 。两
接收器的输出进行下降沿频闪。上升沿或
下降沿频闪发射器（ DS90C383A / DS90C363A ）
将没有一个下降沿选通接收器互操作
任何转换逻辑。
该DS90CF384A / DS90CF364A设备增强
前一代的接收器，并提供了更广泛的数据
有效时间对接收器输出。
该DS90CF384A还提供了64球， 0.8毫米细间距
球栅阵列（ FBGA ）封装，它提供了44％重
duction在PCB占位面积相比， 56L TSSOP封装
年龄。
该芯片组是解决EMI和电缆尺寸的理想方式
宽，高速TTL接口相关的问题。
特点
■
■
■
■
■
■
■
■
■
■
■
20至65 MHz的移位时钟支持
在接收机的输出时钟50％占空比
最佳企业级套装&保持时间上的RxOUTPUTs
RX功耗<142毫瓦（典型值） @ 65MHz的
灰度
RX掉电模式<200μW （最大值）
ESD额定值>7千伏（ HBM ） ， >700V （ EIAJ ）
支持VGA ， SVGA ， XGA和双像素SXGA 。
PLL无需外部元件
兼容的TIA / EIA - 644 LVDS标准
薄型56引脚或48引脚TSSOP封装
DS90CF384A也可以在64球， 0.8毫米精
间距球栅阵列（ FBGA ）封装
方框图
DS90CF384A
DS90CF364A
10087027
10087028
订单号DS90CF384AMTD或DS90CF384ASLC
见NS包装数MTD56或SLC64A
订单号DS90CF364AMTD
见NS包装数MTD48
TRI- STATE是美国国家半导体公司的注册商标。
2007美国国家半导体公司
100870
www.national.com
DS90CF384A/DS90CF364A
绝对最大额定值
（注1 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
CC
)
CMOS / TTL输入电压
CMOS / TTL输出电压
LVDS接收器输入电压
结温
储存温度
焊接温度
（焊接， 4秒）
焊锡溢流温度
（ 20秒为FBGA ）
最大功率封装
散热能力25°C
MTD56 （ TSSOP ）封装：
DS90CF384A
MTD48 （ TSSOP ）封装：
DS90CF364A
-0.3V至+ 4V
-0.3V到（V
CC
+ 0.3V)
-0.3V到（V
CC
+ 0.3V)
-0.3V到（V
CC
+ 0.3V)
+150°C
-65 ° C至+ 150°C
+260°C
+220°C
SLC （ FBGA ）封装：
DS90CF384A
套餐降额：
DS90CF384AMTD
DS90CF364AMTD
DS90CF384ASLC
ESD额定值
（ HBM ， 1.5 kΩ的， 100 pF的）
（ EIAJ ， 0Ω ， 200 pF的）
2.0 W
12.4毫瓦/ C以上+ 25℃
15毫瓦/ C以上+ 25℃
10.2毫瓦/ C以上+ 25℃
> 7千伏
> 700V
推荐工作
条件
电源电压（V
CC
)
经营自由的空气
温度（T
A
)
接收器输入范围
电源噪声电压（V
CC
)
民
3.0
10
0
喃
3.3
+25
最大
3.6
+70
2.4
100
单位
V
°C
V
mV
PP
1.61 W
1.89 W
电气特性
在推荐，除非另有规定工作电源和温度范围内。
符号
V
IH
V
IL
V
CL
I
IN
参数
高电平输入电压
低电平输入电压
输入钳位电压
输入电流
I
CL
= -18毫安
V
IN
= 0.4V ， 2.5V或V
CC
V
IN
= GND
CMOS / TTL DC规格
V
OH
V
OL
I
OS
V
TH
V
TL
I
IN
高电平输出电压
低电平输出电压
输出短路电流
差分输入高阈值
差分输入阈值低
输入电流
V
IN
= +2.4V, V
CC
= 3.6V
V
IN
= 0V, V
CC
= 3.6V
接收器电源电流
ICCRW
接收器电源电流
最坏的情况下
C
L
= 8 PF，
最坏的情况下格局，
F = 32.5兆赫
F = 37.5兆赫
49
53
81
49
53
78
65
70
105
55
60
90
mA
mA
mA
mA
mA
mA
I
OH
= -0.4毫安
I
OL
= 2毫安
V
OUT
= 0V
V
CM
= +1.2V
100
±10
±10
2.7
3.3
0.06
60
0.3
120
+100
V
V
mA
mV
mV
μA
μA
10
条件
民
2.0
GND
0.79
+1.8
0
典型值
最大
V
CC
0.8
1.5
+10
单位
V
V
V
μA
μA
CMOS / TTL DC规格（掉电引脚）
LVDS接收器DC规格
DS90CF384A
（图1，图
F = 65 MHz的
4)
ICCRW
接收器电源电流
最坏的情况下
C
L
= 8 PF，
最坏的情况下格局，
F = 32.5兆赫
F = 37.5兆赫
DS90CF364A
（图1，图
F = 65 MHz的
4)
www.national.com
2
DS90CF384A/DS90CF364A
符号
ICCRG
16灰阶
ICCRZ
参数
接收器电源电流，
C
L
= 8 PF，
条件
F = 32.5兆赫
F = 37.5兆赫
F = 65 MHz的
16灰度模式，
（图2，图3，图4 ）
民
典型值
28
30
43
10
最大
45
47
60
55
单位
mA
mA
mA
μA
接收器电源电流
掉电
掉电=低
接收器输出时保持低位
掉电模式
注1 ：
“绝对最大额定值”是那些价值超过该设备的安全性不能得到保证。它们不意味着暗示该设备
应该在这些限制条件下运行。的“电气特性”表中指定的设备运行状况。
注2 ：
典型值给出了V
CC
= 3.3V和T
A
= +25C.
注3 ：
电流进入器件引脚被定义为正。当期开出的器件引脚定义为负。电压参考地，除非另有
指定（除V
OD
和
ΔV
OD
).
接收器开关特性
在推荐工作电源和温度范围内，除非另有说明
符号
CLHT
CHLT
RSPos0
RSPos1
RSPos2
RSPos3
RSPos4
RSPos5
RSPos6
RSPos0
RSPos1
RSPos2
RSPos3
RSPos4
RSPos5
RSPos6
RSKM
RCOP
RCOH
RCOL
RSRC
RHRC
碾压混凝土坝
RPLLS
RPDD
参数
CMOS / TTL低到高的跳变时间
（图4）
CMOS / TTL高向低转换时间
（图4）
对于第0位接收器输入选通位置
（图11 ，
图12）
对于第1位接收器输入选通位置
对于第2位接收器输入选通位置
对于3位接收器输入选通位置
对于第4位接收器输入选通位置
对于5位接收器输入选通位置
对于第6位接收器输入选通位置
对于第0位接收器输入选通位置
（图11 ，
图12）
对于第1位接收器输入选通位置
对于第2位接收器输入选通位置
对于3位接收器输入选通位置
对于第4位接收器输入选通位置
对于5位接收器输入选通位置
对于第6位接收器输入选通位置
RXIN偏移容限（注4 ）
（图13）
RXCLK淘汰期
（图5）
RXCLK输出高电平时间
（图5）
RXCLK输出低电平时间
（图5）
RXOUT安装到RXCLK OUT
（图5）
RXOUT保持到RXCLK OUT
（图5）
RXCLK IN至RXCLK输出延迟@ 25 ° C，V
CC
= 3.3V
（图6）
接收器锁相环集
（图7）
接收器断电延时
（图10）
F = 65 MHz的
F = 25MHz的
F = 65 MHz的
F = 65 MHz的
F = 25MHz的
1.20
6.91
12.62
18.33
24.04
29.75
35.46
0.7
2.9
5.1
7.3
9.5
11.7
13.9
750
500
15
5.0
5.0
4.5
4.0
3.5
T
7.6
6.3
7.3
6.3
5.0
7.5
10
1
50
9.0
9.0
民
典型值
2
1.8
1.96
7.67
13.38
19.09
24.80
30.51
36.22
1.1
3.3
5.5
7.7
9.9
12.1
14.3
最大
5
5
2.82
8.53
14.24
19.95
25.66
31.37
37.08
1.4
3.6
5.8
8.0
10.2
12.4
14.6
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
ps
ns
ns
ns
ns
ns
ns
ms
μs
注4 ：
接收机偏移容限被定义为在接收器输入端的有效数据采样区域。该保证金考虑了DS90C383B发射器
脉冲位置（最小值和最大值）和接收器输入建立时间和保持时间（内部数据采样窗口 - RSPos ） 。该RSKM将改变不同的时
发射器的使用。此裕度允许的LVDS互连歪斜，符号间干扰（既依赖于类型的电缆/长度） ，和时钟抖动（少
超过250 PS） 。
3
www.national.com
DS90CF384A/DS90CF364A
AC时序图
10087002
图1： “最坏情况”测试模式
10087012
图2： “ 16灰度”测试图案（ DS90CF384A ） （注
5, 6, 7, 8)
www.national.com
4
DS90CF384A/DS90CF364A
10087003
图3： “ 16灰度”测试图案（ DS90CF364A ） （注
5, 6, 7, 8)
注5 ：
最坏的情况下测试图形产生的数字电路， LVDS I / O和CMOS / TTL输入/输出的最大切换。
注6 ：
在16灰阶测试图测试器件的功耗为一个“典型的”LCD显示方式。测试模式近似于信号切换所需
以产生在显示器16垂直条纹组。
注7 ：
图1,3
显示一个下降沿数据选通（ TXCLK IN / RXCLK OUT）。
注8 ：
推荐引脚信号的映射。客户可以选择以定义不同。
10087004
图4. DS90CF384A / DS90CF364A （接收器） CMOS / TTL输出负载和转换时间
10087005
图5. DS90CF384A / DS90CF364A （接收器）建立/保持和高/低时报
5
www.national.com
DS90CF384A / DS90CF364A + 3.3V LVDS接收器24位彩色平板显示器（ FPD ）
链接65兆赫， + 3.3V LVDS接收器18位彩色平板显示器（ FPD ）链路65兆赫
2007年7月
DS90CF384A/DS90CF364A
+ 3.3V LVDS接收器24位平板显示器（ FPD ）链接
-65兆赫， + 3.3V LVDS接收器18位平板显示器
器（FPD）链路65兆赫
概述
该DS90CF384A接收器将四路LVDS数据
流（高达1.8 Gbps的吞吐量和227兆字节/秒
带宽）回的CMOS / TTL数据并行28位（ 24
RGB的位和4位的水平同步，垂直同步， DE和CNTL ）的。还
可以是一种将三个LVDS的DS90CF364A
数据流（高达1.3 Gbps的吞吐量和170兆字节/
s的带宽）回的CMOS / TTL数据并行21位
（18比特的RGB和水平同步，垂直同步和DE的3比特） 。两
接收器的输出进行下降沿频闪。上升沿或
下降沿频闪发射器（ DS90C383A / DS90C363A ）
将没有一个下降沿选通接收器互操作
任何转换逻辑。
该DS90CF384A / DS90CF364A设备增强
前一代的接收器，并提供了更广泛的数据
有效时间对接收器输出。
该DS90CF384A还提供了64球， 0.8毫米细间距
球栅阵列（ FBGA ）封装，它提供了44％重
duction在PCB占位面积相比， 56L TSSOP封装
年龄。
该芯片组是解决EMI和电缆尺寸的理想方式
宽，高速TTL接口相关的问题。
特点
■
■
■
■
■
■
■
■
■
■
■
20至65 MHz的移位时钟支持
在接收机的输出时钟50％占空比
最佳企业级套装&保持时间上的RxOUTPUTs
RX功耗<142毫瓦（典型值） @ 65MHz的
灰度
RX掉电模式<200μW （最大值）
ESD额定值>7千伏（ HBM ） ， >700V （ EIAJ ）
支持VGA ， SVGA ， XGA和双像素SXGA 。
PLL无需外部元件
兼容的TIA / EIA - 644 LVDS标准
薄型56引脚或48引脚TSSOP封装
DS90CF384A也可以在64球， 0.8毫米精
间距球栅阵列（ FBGA ）封装
方框图
DS90CF384A
DS90CF364A
10087027
10087028
订单号DS90CF384AMTD或DS90CF384ASLC
见NS包装数MTD56或SLC64A
订单号DS90CF364AMTD
见NS包装数MTD48
TRI- STATE是美国国家半导体公司的注册商标。
2007美国国家半导体公司
100870
www.national.com
DS90CF384A/DS90CF364A
绝对最大额定值
（注1 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
CC
)
CMOS / TTL输入电压
CMOS / TTL输出电压
LVDS接收器输入电压
结温
储存温度
焊接温度
（焊接， 4秒）
焊锡溢流温度
（ 20秒为FBGA ）
最大功率封装
散热能力25°C
MTD56 （ TSSOP ）封装：
DS90CF384A
MTD48 （ TSSOP ）封装：
DS90CF364A
-0.3V至+ 4V
-0.3V到（V
CC
+ 0.3V)
-0.3V到（V
CC
+ 0.3V)
-0.3V到（V
CC
+ 0.3V)
+150°C
-65 ° C至+ 150°C
+260°C
+220°C
SLC （ FBGA ）封装：
DS90CF384A
套餐降额：
DS90CF384AMTD
DS90CF364AMTD
DS90CF384ASLC
ESD额定值
（ HBM ， 1.5 kΩ的， 100 pF的）
（ EIAJ ， 0Ω ， 200 pF的）
2.0 W
12.4毫瓦/ C以上+ 25℃
15毫瓦/ C以上+ 25℃
10.2毫瓦/ C以上+ 25℃
> 7千伏
> 700V
推荐工作
条件
电源电压（V
CC
)
经营自由的空气
温度（T
A
)
接收器输入范围
电源噪声电压（V
CC
)
民
3.0
10
0
喃
3.3
+25
最大
3.6
+70
2.4
100
单位
V
°C
V
mV
PP
1.61 W
1.89 W
电气特性
在推荐，除非另有规定工作电源和温度范围内。
符号
V
IH
V
IL
V
CL
I
IN
参数
高电平输入电压
低电平输入电压
输入钳位电压
输入电流
I
CL
= -18毫安
V
IN
= 0.4V ， 2.5V或V
CC
V
IN
= GND
CMOS / TTL DC规格
V
OH
V
OL
I
OS
V
TH
V
TL
I
IN
高电平输出电压
低电平输出电压
输出短路电流
差分输入高阈值
差分输入阈值低
输入电流
V
IN
= +2.4V, V
CC
= 3.6V
V
IN
= 0V, V
CC
= 3.6V
接收器电源电流
ICCRW
接收器电源电流
最坏的情况下
C
L
= 8 PF，
最坏的情况下格局，
F = 32.5兆赫
F = 37.5兆赫
49
53
81
49
53
78
65
70
105
55
60
90
mA
mA
mA
mA
mA
mA
I
OH
= -0.4毫安
I
OL
= 2毫安
V
OUT
= 0V
V
CM
= +1.2V
100
±10
±10
2.7
3.3
0.06
60
0.3
120
+100
V
V
mA
mV
mV
μA
μA
10
条件
民
2.0
GND
0.79
+1.8
0
典型值
最大
V
CC
0.8
1.5
+10
单位
V
V
V
μA
μA
CMOS / TTL DC规格（掉电引脚）
LVDS接收器DC规格
DS90CF384A
（图1，图
F = 65 MHz的
4)
ICCRW
接收器电源电流
最坏的情况下
C
L
= 8 PF，
最坏的情况下格局，
F = 32.5兆赫
F = 37.5兆赫
DS90CF364A
（图1，图
F = 65 MHz的
4)
www.national.com
2
DS90CF384A/DS90CF364A
符号
ICCRG
16灰阶
ICCRZ
参数
接收器电源电流，
C
L
= 8 PF，
条件
F = 32.5兆赫
F = 37.5兆赫
F = 65 MHz的
16灰度模式，
（图2，图3，图4 ）
民
典型值
28
30
43
10
最大
45
47
60
55
单位
mA
mA
mA
μA
接收器电源电流
掉电
掉电=低
接收器输出时保持低位
掉电模式
注1 ：
“绝对最大额定值”是那些价值超过该设备的安全性不能得到保证。它们不意味着暗示该设备
应该在这些限制条件下运行。的“电气特性”表中指定的设备运行状况。
注2 ：
典型值给出了V
CC
= 3.3V和T
A
= +25C.
注3 ：
电流进入器件引脚被定义为正。当期开出的器件引脚定义为负。电压参考地，除非另有
指定（除V
OD
和
ΔV
OD
).
接收器开关特性
在推荐工作电源和温度范围内，除非另有说明
符号
CLHT
CHLT
RSPos0
RSPos1
RSPos2
RSPos3
RSPos4
RSPos5
RSPos6
RSPos0
RSPos1
RSPos2
RSPos3
RSPos4
RSPos5
RSPos6
RSKM
RCOP
RCOH
RCOL
RSRC
RHRC
碾压混凝土坝
RPLLS
RPDD
参数
CMOS / TTL低到高的跳变时间
（图4）
CMOS / TTL高向低转换时间
（图4）
对于第0位接收器输入选通位置
（图11 ，
图12）
对于第1位接收器输入选通位置
对于第2位接收器输入选通位置
对于3位接收器输入选通位置
对于第4位接收器输入选通位置
对于5位接收器输入选通位置
对于第6位接收器输入选通位置
对于第0位接收器输入选通位置
（图11 ，
图12）
对于第1位接收器输入选通位置
对于第2位接收器输入选通位置
对于3位接收器输入选通位置
对于第4位接收器输入选通位置
对于5位接收器输入选通位置
对于第6位接收器输入选通位置
RXIN偏移容限（注4 ）
（图13）
RXCLK淘汰期
（图5）
RXCLK输出高电平时间
（图5）
RXCLK输出低电平时间
（图5）
RXOUT安装到RXCLK OUT
（图5）
RXOUT保持到RXCLK OUT
（图5）
RXCLK IN至RXCLK输出延迟@ 25 ° C，V
CC
= 3.3V
（图6）
接收器锁相环集
（图7）
接收器断电延时
（图10）
F = 65 MHz的
F = 25MHz的
F = 65 MHz的
F = 65 MHz的
F = 25MHz的
1.20
6.91
12.62
18.33
24.04
29.75
35.46
0.7
2.9
5.1
7.3
9.5
11.7
13.9
750
500
15
5.0
5.0
4.5
4.0
3.5
T
7.6
6.3
7.3
6.3
5.0
7.5
10
1
50
9.0
9.0
民
典型值
2
1.8
1.96
7.67
13.38
19.09
24.80
30.51
36.22
1.1
3.3
5.5
7.7
9.9
12.1
14.3
最大
5
5
2.82
8.53
14.24
19.95
25.66
31.37
37.08
1.4
3.6
5.8
8.0
10.2
12.4
14.6
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
ps
ns
ns
ns
ns
ns
ns
ms
μs
注4 ：
接收机偏移容限被定义为在接收器输入端的有效数据采样区域。该保证金考虑了DS90C383B发射器
脉冲位置（最小值和最大值）和接收器输入建立时间和保持时间（内部数据采样窗口 - RSPos ） 。该RSKM将改变不同的时
发射器的使用。此裕度允许的LVDS互连歪斜，符号间干扰（既依赖于类型的电缆/长度） ，和时钟抖动（少
超过250 PS） 。
3
www.national.com
DS90CF384A/DS90CF364A
AC时序图
10087002
图1： “最坏情况”测试模式
10087012
图2： “ 16灰度”测试图案（ DS90CF384A ） （注
5, 6, 7, 8)
www.national.com
4
DS90CF384A/DS90CF364A
10087003
图3： “ 16灰度”测试图案（ DS90CF364A ） （注
5, 6, 7, 8)
注5 ：
最坏的情况下测试图形产生的数字电路， LVDS I / O和CMOS / TTL输入/输出的最大切换。
注6 ：
在16灰阶测试图测试器件的功耗为一个“典型的”LCD显示方式。测试模式近似于信号切换所需
以产生在显示器16垂直条纹组。
注7 ：
图1,3
显示一个下降沿数据选通（ TXCLK IN / RXCLK OUT）。
注8 ：
推荐引脚信号的映射。客户可以选择以定义不同。
10087004
图4. DS90CF384A / DS90CF364A （接收器） CMOS / TTL输出负载和转换时间
10087005
图5. DS90CF384A / DS90CF364A （接收器）建立/保持和高/低时报
5
www.national.com
QQ：2880707522 复制
