【DS80C310初步DS80C310高速微特点包装外形P1.0/T2P1.1/T2EXP1.2P1.】,IC型号DS80C310-ECL,DS80C310-ECL PDF资料,DS80C310-ECL经销商,ic,电子元器件-51电子网

DS80C310

初步

DS80C310

高速微

特点

包装外形

P1.0/T2

P1.1/T2EX

P1.2

P1.3

P1.4/INT2

P1.5/INT3

P1.6/INT4

P1.7/INT5

RST

P3.0/RXD0

P3.1/TXD0

P3.2/INT0

P3.3/INT1

P3.4/T0

P3.5/T1

P3.6/WR

P3.7/RD

XTAL2

XTAL1

GND

VCC

AD0 （ P0.0 ）

AD1 （ P0.1 ）

AD2 （ P0.2 ）

AD3 （ P0.3 ）

AD4 （ P0.4 ）

AD5 （ P0.5 ）

AD6 （ P0.6 ）

AD7 （ P0.7 ）

ALE

PSEN

A15 （ P2.7 ）

A14 （ P2.6 ）

A13 （ P2.5 ）

A12 （ P2.4 ）

A11 （ P2.3 ）

A10 （ P2.2 ）

A9 （ P2.1 ）

A8 （ P2.0 ）

80C32兼容

–

8051引脚和指令集兼容

全双工串行口

3个16位定时器/计数器

256字节暂存RAM

复用的地址/数据总线

地址64KB ROM和64KB RAM

高速架构

–

4时钟/机器周期（ 8051 = 12 ）

运行DC至33 MHz的时钟速率

在121 ns单周期指令

双数据指针

可选变长MOVX访问快/

慢RAM /外设

10个中断源， 6个外部

上电复位电路内部电源

与DS80C320向上兼容

可提供40引脚PDIP ， 44引脚PLCC和

44引脚TQFP

达拉斯

DS80C310

40引脚DIP

达拉斯

DS80C310

描述

该DS80C310是一个快速80C31 / 80C32兼容

微控制器。它采用重新设计的处理器内核

不浪费时钟和存储周期。其结果，它

执行在1.5和3每8051指令

时间比原来的架构一样快

结晶速度。典型的应用将看到一个速度

使用相同的代码和2.5倍的改进

相同的晶体。该DS80C310提供了最大的晶体

速度为33兆赫，从而导致明显的执行

速度为82.5兆赫（约2.5倍）。

44引脚PLCC

达拉斯

DS80C310

44引脚TQFP

ECopyright

1995年，由达拉斯半导体公司。

专利和其他知识产权，请参考

Dallas Semiconductor的数据手册。

031296 1/21

DS80C310

DS80C310的引脚兼容标准

80C32和包括标准资源如3

定时器/计数器， 256字节的RAM ，以及一个串行端口。它

还提供双数据指针（ DPTRs ）速度

块数据存储移动。它也可以调整速度

两个九间MOVX数据存储器访问

灵活地选择外部机器周期

内存和外设。该DS80C310提供向上

与DS80C320的兼容性。

订货信息：

产品型号

DS80C310–MCG

DS80C310–QCG

DS80C310–ECG

DS80C310–MCL

DS80C310–QCL

DS80C310–ECL

包

40引脚塑料DIP

44引脚PLCC

44引脚TQFP

40引脚塑料DIP

44引脚PLCC

44引脚TQFP

MAX 。时钟速度

25 MHZ

33兆赫

温度范围

0 ° C至70℃

DS80C310框图

图1

端口锁存器

累加器

端口0

P1.0–P1.7

端口1

定时器2

ALU REG 。 1

ALU REG 。 2

数据总线

PSW

ALU

堆栈指针

DPTR1

打断

逻辑

定时器1

串口0

PC ADDR 。 REG 。

时控

ACCESS

SFR RAM

地址

卜FF器

256字节

SFR 8 RAM

PC增量

地址总线

P3.0–P3.7

端口锁存器

指令

解码

电源控制REG 。

钟和

内存控制

振荡器

RESET

控制

XTAL2

XTAL1

ALE

031296 2/21

PSEN

RST

P2.0–P2.7

端口3

端口2

中断REG 。

DPTR0

端口锁存器

PROG 。计数器

定时器0

AD0–AD7

B注册

DS80C310

引脚说明

表1

DIP

PLCC

22, 23,

TQFP

16, 17,

信号

名字

GND

RST

– +5V.

GND

- 数字电路接地。

RST - 输入。

RST输入管脚包含一个施密特电压输入

识别外部高电平有效复位输入。该引脚还

采用内部下拉电阻，以便组合

有线或外部复位源。

XTAL1 ， XTAL2

- 晶振引脚XTAL1和XTAL2

提供支持并联谐振， AT切晶体。 XTAL1行为

也作为输入的情况下，一个外部时钟源

代替的晶体。 XTAL2作为晶体的输出

放大器。

PSEN - 输出。

程序存储使能输出。该信号

共同连接到外部ROM存储器作为片

启用。 PSEN为低电平有效。 PSEN驱动为高电平时，数据

存储器（RAM）是通过总线和在被访问

复位状态。

ALE - 输出。

地址锁存使能输出功能的

时钟到从复用锁存外部地址的LSB

端口0 ，这个信号被共同连接地址/数据总线

到锁存使能的外部373家族透明锁存器。

ALE被强制为高时， DS80C310处于复位状态。

AD0-7 （端口0 ） - I / O 。

P0口是复用的地址/数据总线。

期间，当ALE为高时， LSB的一个存储器地址的时间

被提出。当ALE下降为逻辑0时，端口转换到

双向数据总线。这个总线是用来读取外部ROM

和读/写外部RAM存储器或外设。端口0有

没有真正的端口锁存器，并且不能直接由软件写入。该

端口0的复位状态为高电平。

端口1 - I / O 。

端口1既可以作为8位双向I / O口

和定时器2的I / O和新克斯特替代功能界面

最终中断。端口1的复位状态是所有位在逻辑

1.在该状态下，弱上拉保持端口高。这种情况

也作为一个输入模式中，因为任何外部电路写入

该端口将克服弱上拉。当软件写

0到任意端口引脚时， DS80C310将激活强下拉

剩下的，直到1写入或复位。写作

1后，该端口已经为0，将引起强烈的转型驱动

打开，随后维持弱上拉了起来。一旦

短暂的强驱动器关闭，端口再次成为

输出高电平（输入）状态。端口1的备用模式

简述如下：

描述

XTAL2

XTAL1

PSEN

ALE

1–8

2–9

40–44

1–3

AD0 （ P0.0 ）

AD1 （ P0.1 ）

AD2 （ P0.2 ）

AD3 （ P0.3 ）

AD4 （ P0.4 ）

AD5 （ P0.5 ）

AD6 （ P0.6 ）

AD7 （ P0.7 ）

P1.0–P1.7

031296 3/21

DS80C310

DIP

PLCC

TQFP

信号

名字

PORT

描述

备用功能

T2EX

无

INT2

INT3

INT4

INT5

外部I / O定时器/计数器2

定时器/计数器2捕捉/重装触发

（ DS80C320具有一个串行端口RXD）

（ DS80C320具有一个串口TXD ）

外部中断2 （上升沿检测）

外部中断3 （负边沿检测）

外部中断4 （上升沿检测）

外部中断5 （负边沿检测）

A8 （ P2.0 ）

A9 （ P2.1 ）

A10 （ P2.2 ）

A11 （ P2.3 ）

A12 （ P2.4 ）

A13 （ P2.5 ）

A14 （ P2.6 ）

A15 （ P2.7 ）

P1.0

P1.1

P1.2

P1.3

P1.4

P1.5

P1.6

P1.7

A8-15 （ 2端口） - 输出。

端口2用作最高有效位为外部

寻址。 P2.7是A15和P2.0是A8 。该DS80C310会自动

matically把外部ROM上的P2地址的最高位，并

RAM的访问。虽然2端口可以像一个普通的访问

I / O端口，存储在端口2锁存器中的值将永远不会被看到的

销（由于存储器访问）。因此写入端口2，

软件仅适用于指令MOVX有用， @日或MOVX

@日，答：这些指令使用的端口2的内部锁存器提供

外部地址MSB 。在这种情况下，端口2锁存值会

被提供作为地址信息。

端口3 - I / O 。

端口3既可以作为8位双向I / O

端口和外部中断的备用功能接口，

串行端口0 ，定时器0和1输入， RD和WR信号。复位

端口3的条件是与所有位为逻辑1。在这种状态下，一个弱

拉拥有港口高。这个条件也作为一个输入

模式中，由于任何外部电路，写入端口将高估

来的弱上拉。在软件写一个0到任何端口，

剩下的DS80C310将激活强下拉

直到1写入或复位。港后写1

一直为0，将引起强烈的过渡司机打开时，请按照

通过持续走弱拉钮。一旦瞬间

强大的驱动器关闭，端口再次成为两者的输出

把高输入状态。端口3的替代模式概述

下文。

PORT

备用模式

RXD0

TXD0

INT0

INT1

串口0的输入

串行端口0输出

外部中断0

外部中断1

定时器0外部输入

定时器1外部输入

外部数据存储器写选通

外部数据存储器读选通

10–17

11,

13–19

5, 7–13

P3.0–P3.7

–

P3.0

P3.1

P3.2

P3.3

P3.4

P3.5

P3.6

P3.7

EA - 输入。

该引脚必须连接到接地正确

操作。

NC - 保留。

这些引脚不能连接。他们是

与该系列的设备将来使用而保留。

031296 4/21

DS80C310

兼容性

该DS80C310是一个完全静态CMOS兼容8051

微控制器设计的高性能。在大多数

情况下， DS80C310可下降到现有的插座

为80C31或80C32提高操作显

着。在一般情况下，软件对现有8051写入

根据系统的工作原理不加修改的

DS80C310 。该异常是由于临界定时

高速微控制器执行其指令快得多

比原来对于任何给定晶振选择。该

DS80C310运行标准8051指令

设置并与DIP ， PLCC或TQFP封装引脚兼容

老少皆宜。该DS80C310是的精简版

DS80C320 。它保持向上兼容，但有

更少的外围设备。

该DS80C310提供了3个16位定时器/计数器，一个

全双工串行口，和256字节的RAM直接。 I / O

端口有相同的操作为标准的8051的精良

UCT 。定时器将默认为每个周期操作的12个时钟

让他们时刻与原来的8051系列兼容

系统。然而，定时器可单独编程来

序的在每个周期的新4个时钟，如果需要的运行。

在DS80C310提供了几个新的硬件功能

这是由特殊功能寄存器控制系统蒸发散。一

提供的特殊功能寄存器汇总

在表2中。

个别课程将取决于实际的指令

系统蒸发散使用。速度敏感的应用将使

最普遍使用的是快三倍的说明。

然而， 3比1的绝对数量提高了操作码

使得有可能对任何显着的速度提升

代码。这些架构的改进和0.8

CMOS生产峰值指令周期在121纳秒（ 8.25

精神上无行为能力）。双数据指针功能还允许

用户在移动时消除浪费的说明

的存储器块。

指令集汇总

在DS80C310的所有指令执行相同的

作为其8051同行。他们的作用

位，标志和其它状态功能是相同的。然而

过，每一个指令的时序是不同的。这

既适用于钟表的绝对和相对数量。

对于实时事件绝对定时的定时

软件循环可以在使用一个表来计算

高速微控制器用户指南。不过，

计数器/定时器默认为每旧的12个时钟周期运行

递增。以这种方式，基于定时器的事件发生在

标准的时间间隔与软件执行更高的

速度。可选的定时器可以在每递增4个时钟运行

换货采取更快的处理器运行的优势。

两个指令的相对时间可能是在不同的

新的架构比以前。对于应试

PLE ，在原来的架构中， “ MOVX A ， @ DPTR ”

指令和“ MOV直接，直接”使用说明

两个机器周期或24个振荡周期。因此，

他们需要的时间是相同的。在

DS80C310 ， MOVX指令需要短短的两个

机器周期或8个时钟周期，但“ MOV

直接的，直接“使用三个机器周期或12振荡

周期。虽然两者都是比其原始反快

部分，他们现在有不同的执行时间。这是

由于DS80C310通常使用一个指令

周期的每个指令字节。关注用户

精确计时的程序应该检查的时机

每个指令为熟悉的变化。记

一个机器周期，现在只需要4个时钟，和

提供每个周期一个ALE脉冲。许多指令

只需要一个周期，但有些需要五个。在orig-

INAL架构，所有的都是一个或两个周期除外

MUL和DIV 。请参考高速微控制器

用户指南的细节和个别指导时序

ING 。

性能概述

该DS80C310拥有高速的8051兼容

核心内容。更高的速度不仅来自增加

时钟频率，而是从一个新的，更有效的

设计。

此更新的核心不具有空存储

周期存在于一个标准的8051一conven-

tional 8051产生使用时钟机器周期

频率除以12。在DS80C310 ，相同的

机器周期为4个时钟周期。因此最快

指令， 1个机器周期，执行三次

更快相同的晶振频率。注意，这些

是相同的指令。对大多数的指令

在DS80C310会看到完整的3比1的速度improve-

换货。有些指令会在1.5到2.4到

1改善。所有的指令都是比原稿快

最终8051 。

所有操作码的平均数值近似给出

三方共同一个2.5至1的速度提高。改善

031296 5/21

初步

DS80C310

高速微

www.maxim-ic.com

特点

80C32-compatible

- 8051针脚和指令集兼容

- 全双工串行口

- 3个16位定时器/计数器

- 256字节暂存RAM

- 复用的地址/数据总线

- 解决64 KB的ROM和64 KB RAM

高速架构

- 4个时钟/机器周期（ 8051 = 12 ）

- 运行DC至33 MHz的时钟速率

- 在121 ns单周期指令

- 双数据指针

- 可选变长MOVX访问

快/慢RAM /外设

10个中断源， 6个外部

内部上电复位电路

与DS80C320向上兼容

可提供40引脚PDIP ， 44引脚PLCC和

44引脚TQFP

包装外形

描述

该DS80C310是一个快速80C31 / 80C32兼容的微控制器。它采用重新设计的处理器

核心没有浪费的时钟和存储周期。其结果是，在执行时间1.5每8051指令

并且比原来的体系结构为相同的结晶速度快3倍。典型的应用将看到一个

的2.5倍，使用相同的代码，并且在同一结晶速度的提高。该DS80C310提供

注意：

该器件的一些修订可能偏离称为勘误表公布的规格。多种

任何设备的版本可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，

点击这里：

http://www.maxim-ic.com/errata 。

1 23

012401

DS80C310

最大结晶速度的33兆赫，产生82.5 MHz的表观执行速度（约

2.5X).

DS80C310的引脚兼容与标准80C32 ，包括标准的资源，如3

定时器/计数器， 256字节的RAM ，以及一个串行端口。它还提供双数据指针（ DPTRs ）速度

块数据存储移动。它也可以调整MOVX数据存储器访问的速度和2之间

9个机器周期在选择外部存储器和外设的灵活性。在DS80C310提供

与DS80C320的向上兼容性。

订货信息：

部分

数

DS80C310-MCG

DS80C310-QCG

DS80C310-ECG

DS80C310-MCL

DS80C310-QCL

DS80C310-ECL

包

40引脚塑料DIP

44引脚PLCC

44引脚TQFP

40引脚塑料DIP

44引脚PLCC

44引脚TQFP

MAX 。时钟速度

25 MHZ

33兆赫

温度

范围

0 ° C至70℃

DS80C310框图

图1

2 23

DS80C310

引脚说明

表1

DIP

PLCC

22,23

TQFP

16,17,

信号

名字

GND

RST

描述

-+5V.

GND-

数字电路接地。

RST - 输入。

RST输入管脚包含一个施密特电压

输入识别外部高电平有效复位输入。引脚

还采用了一个内部下拉电阻器，以允许一个

结合有线或外部复位源。

XTAL1 ， XTAL2

- 晶振引脚XTAL1和

XTAL2提供支持并联谐振， AT切割

晶体。 XTAL1也作为输入前夕NT ，一个

外部时钟源来代替晶体。 XTAL2

作为晶体放大器的输出端。

PSEN

- 输出。

程序存储使能输出。这

信号被共同连接到外部ROM存储器作为

芯片使能。

PSEN

为有效低电平。

PSEN

被驱动为高

当数据存储器（RAM）被通过总线访问

并在复位状态。

ALE - 输出。

地址锁存使能输出功能

作为时钟来锁存外部地址的LSB的

复用的地址/数据总线上的端口0。这个信号是

的外部373共同连接到锁存使能

家庭透明latch.ALE被强制为高时，

DS80C310处于复位状态。

AD0-7 （端口0 ） - I / O 。

P0口是复用的地址/数据

总线。期间，当ALE为高电平时，a的LSB的时间

内存地址出现。当ALE下降为逻辑0 ，

端口转变到双向数据总线。这是公交车

用于读取外部ROM和读/写外部RAM

内存或外围设备。 P0口没有真正的端口锁存器和可

不能直接由软件写入。复位条件

P0口是高的。

端口1 - I / O 。

端口1既可以作为8位双向

I / O端口和定时器2我的备用功能接口/ O

而新的外部中断。端口1的复位条件是

与所有位为逻辑1。在这种状态下，弱上拉保持

港大。这个条件也作为一个输入模式中，因为

任何外部电路写入端口将克服

弱上拉。在软件写一个0到任何端口引脚时，

剩下的DS80C310将激活强下拉

直到1写入或复位。写1后，

港口一直为0，将引起强烈的过渡司机

打开，随后弱的维持上拉。一旦

短暂的强驱动器关闭，端口再次

就输出高电平（输入）状态。备用

端口1模式概述如下：

3 23

XTAL2

XTAL1

PSEN

ALE

1-8

2-9

40-44

1-3

AD0 （ P0.0 ）

AD1 （ P0.1 ）

AD2 （ P0.2 ）

AD3 （ P0.3 ）

AD4 （ P0.4 ）

AD5 （ P0.5 ）

AD6 （ P0.6 ）

AD7 （ P0.7 ）

P1.0-P1.7

DS80C310

DIP

PLCC

TQFP

信号

名字

描述

端口复用功能

P1.0 T2

外部I / O定时器/计数器2

P1.1 T2EX

定时器/计数器2捕捉/重装触发

P1.2无

（ DS80C320具有一个串行端口RXD）

P1.3无

（ DS80C320具有一个串口TXD ）

P1.4 INT2

外部中断2 （上升沿检测）

P1.5

INT3

外部中断3 （负边沿检测）

P1.6 INT4

外部中断4 （上升沿检测）

P1.7

INT5

外部中断5 （负边沿检测）

A8-15 （ 2端口） - 输出。

端口2用作最高有效位为外部

寻址。 P2.7是A15和P2.0是A8 。在DS80C310会

自动将最高位的地址的在P2为外部

ROM和RAM存取。虽然2端口可以像访问

一个普通的I / O端口，存储在端口2锁存器的值将

永远不会被看到的销（由于存储器访问）。因此

写端口2的软件是只为说明有用

MOVX A，@日或MOVX @日，答：这些指令使用

端口2的内部锁存器提供外部地址MSB ;该

端口2锁存器值将被提供作为地址信息。

端口3 - I / O 。

端口3既可以作为8位双向I / O

端口和外部中断的备用功能接口，

串行端口0 ，定时器0和1输入，

和

选通信号。该

端口3的复位条件是与所有位为逻辑1。在这种

国家，弱上拉保持较高的端口。这种情况也

作为输入模式中，因为任何外部电路写入

该端口将克服弱上拉。当软件

写一个0到任何端口引脚时， DS80C310将激活一个强大

下拉剩下的，直到1写入或复位

发生。写1后，该端口已经为0，将导致

强转变的驱动程序来打开，随后弱势

持续上拉。一旦瞬时强大的驱动器关闭，

端口再次变为两输出高电平和输入

状态。端口3的备用方式概述如下。

端口复用

模式

P3.0 RXD0

串口0的输入

P3.1 TXD0

串行端口0输出

P3.2

INT0

外部中断0

P3.3

INT1

外部中断1

P3.4 T0

定时器0外部输入

P3.5 T1

定时器1外部输入

P3.6

外部数据存储器写选通

P3.7

外部数据存储器读选通

输入。

该引脚必须连接到接地正确

操作。

NC - 保留。

这些引脚不能连接。他们

与该系列的设备将来使用保留。

4 23

A8 （ P2.0 ）

A9 （ P2.1 ）

A10(P2.2)

A11(P2.3)

A12(P2.4)

A13 P2.5 ）

A14(P2.6)

A15(P2.7)

10-17

11,

13-19

5,7-13

P3.0-3.7

DS80C310

兼容性

该DS80C310是一个完全静态CMOS 8051兼容微控制器，设计用于高性能。

在大多数情况下， DS80C310可以下降到现有的插座为80C31或80C32改善

操作显著。一般情况下，软件现有8051为基础的系统的工作原理未经书面

修改的DS80C310 。唯一的例外是关键时序由于高速微控制器执行其

说明比原来快得多对于任何给定晶振选择。在DS80C310运行

标准8051指令集和引脚与DIP ， PLCC和TQFP封装兼容。该

DS80C310是DS80C320的精简版。它保持向上兼容，但有少

外设。

该DS80C310提供了3个16位定时器/计数器，一个全双工串行口，和256字节的直接

内存。 I / O端口有相同的操作为标准的8051产品。定时器将默认为每一个12时钟

循环运行，以保持他们的时间与原来的8051系列系统兼容。然而，计时器是

可单独编程在每个周期的新的4个时钟周期，如果需要的运行。

该DS80C310提供了由特殊功能控制的几个新的硬件功能

寄存器。表2中提供的特殊功能寄存器汇总。

性能概述

该DS80C310拥有高速的8051兼容内核。更高的速度不仅来自不断增加

的时钟频率，而是从一个新的，更高效的设计。

这个更新的内核没有虚拟存储周期中存在一个标准的8051一

传统的8051产生使用时钟频率12分在DS80C310机器周期，

同一个机器周期需要四个时钟。因此，最快的指令， 1个机器周期，执行三个

倍的速度在相同的晶振频率。注意，这些是相同的指令。多数

在DS80C310说明会看到完整的3比1的速度提高。有些指令会

在1.5和2.4比1的改进。所有的指令都是比原来的8051快。

所有操作码的数值平均提供大约2.5到1的速度提高。改善

个别方案将取决于所使用的实际说明。速度敏感的应用将使

最普遍使用的是快三倍的说明。然而，以3:1的绝对数量提高

操作码可能使任何代码显着的速度提升。这些架构的改进和

0.8

CMOS生产峰值指令周期在121纳秒（ 8.25精神上无行为能力）。双数据指针功能

还允许用户在移动的存储器块时，消除浪费的指令。

指令集汇总

在DS80C310所有指令执行相同的功能作为其8051对应。他们的作用

位，标志和其它状态功能是相同的。然而，每个instructio n的定时是不同的。

这在钟表的绝对数和相对数都适用。

对于实时事件绝对定时，软件环路的定时可以在使用一个表来计算

高速微控制器用户指南。然而，计数器/定时器默认为在旧的12个时钟周期运行

每个增量。以这种方式，基于定时器的事件发生在标准的间隔与软件执行处

更高的速度。可选的定时器可以每增加4个时钟周期运行，以充分利用更快的处理器的优势

操作。

两个指令的相对时间可能会在新的体系结构不同比它前面。为

例如，在原有的建筑的“ MOVX A，@ DPTR ”指令和“ MOV直接，直接”

指令中使用两个机器周期或24个振荡周期。因此，它们需要相同量的

5 23