DS5002FP
引脚说明
针
11, 9, 7, 5, 1,
79, 77, 75
15, 17, 19, 21,
25, 27, 29, 31
49, 50, 51, 56,
58, 60, 64, 66
36
38
39
40
41
44
45
46
34
70
47, 48
52
13
12
描述
P0.0 - P0.7.
通用I / O端口0,该端口为漏极开路,不能驱动逻辑1。它要求
外部上拉电阻。端口0也是多路复用扩展的地址/数据总线。当以这种方式使用时,它
不需要上拉电阻。
P1.0 - P1.7.
通用I / O端口1 。
P2.0 - P2.7.
通用I / O端口2.也可作为扩展地址总线的最高位。
P3.0 RXD 。
通用I / O端口引脚3.0 。还作为接收信号的上板的UART 。
该引脚不应直接连接到PC的COM口。
P3.1 TXD 。
通用I / O端口引脚3.1 。还用作用于上板的UART发送信号。
该引脚不应直接连接到PC的COM口。
P3.2
INT0
.
通用I / O端口引脚3.2 。也用作活性低外部中断0 。
P3.3
INT1
.
通用I / O端口引脚3.3 。也用作活性低外部中断1 。
P3.4 T0 。
通用I / O端口引脚3.4 。也可作为定时器0的输入。
P3.5 T1 。
通用I / O端口引脚3.5 。也可作为定时器1的输入。
P3.6
WR
.
通用I / O端口引脚。也可作为写选通的扩展总线操作。
P3.7
RD
.
通用I / O端口引脚。也可作为读选通扩展总线操作。
RST -
高电平有效复位输入。适用于该引脚为逻辑1时启动复位状态。这个引脚上拉
内部倒使该引脚可以悬空,如果不使用。一个RC上电复位电路是不是
需要的,不推荐使用。
ALE -
地址锁存使能。用于解复用的复用扩展的地址/数据总线上的端口0 。
这个引脚通常连接到时钟输入上的“ 373型透明锁存器。
XTAL2 , XTAL1 。
用外部晶振连接到内部振荡器。 XTAL1是输入到一个
反相放大器和XTAL2是输出。
GND -
逻辑地。
V
CC
-
+5V
V
CCO
-
V
CC
输出。这是V之间的切换
CC
和V
LI
通过基于V的电平内部电路
CC
.
当功率大于锂输入,电源将被从V绘制
CC
。锂电池仍然孤立
从负载。当V
CC
低于V
LI
中,V
CCO
切换至V
LI
源。 V
CCO
应连接到
在V
CC
引脚的SRAM的。
V
LI
-
锂电池电压输入。连接到锂比V细胞更大
利民
和不大于Vout
蛞蝓
as
在电气规格所示。面值为+ 3V 。
BA14 - 0 。
字节宽度的地址总线位14-0 。这个总线是结合非多路复用数据总线
( BD7-0 )来访问NVSRAM 。使用进行解码
CE1
通过
CE4
。因此, BA15不
实际需要。读/写访问是由R /可控
W
。 BA14-0直接连接到8K , 32K , 128K或
SRAM 。如果一个8K的RAM时, BA13和BA14会悬空。如果一个128K的SRAM被使用的,微
转换
CE2
和
CE3
作为分别为A16和A15 。
BD7 - 0 。
字节宽数据总线7-0位。这8位双向总线是结合非多路复用
地址总线( BA14-0 )来访问NV SRAM 。解码进行上
CE1
和
CE2
。读/写访问
由R /可控
W
。 BD7-0直接连接到一个SRAM ,以及任选一种实时时钟或其他
外设。
R/
W
-
读/写。这个信号提供了写使能到字节宽的总线上的SRAM 。这是
由存储器映射和划分控制。所选的程序( ROM)的块将被写
受保护的。
CE1
-
芯片使能1。这是主解码芯片使能为字节宽的总线上的内存访问。它
连接到芯片使能一个SRAM的输入。
CE1
是锂的支持。它将保持逻辑高
非活动状态时, V
CC
低于V
LI
.
CE2
-
芯片使能2,该芯片能够提供存取存储器的第二块32K 。它连接
到芯片使能一个SRAM的输入。当MSEL = 0,则微转换
CE2
到A16为128K ×8
SRAM 。
CE2
是锂和支持时,将保持在逻辑高电平V
CC
低于V
LI
.
描述
CE3
-
芯片使能3.该芯片能够提供存取存储器三分之一32K块。它连接到
芯片使能一个SRAM的输入。当MSEL = 0,则微转换
CE3
到A15为128K ×8
54
16, 8, 18, 80,
76, 4, 6, 20,
24, 26, 28, 30,
33, 35, 37
71, 69, 67, 65,
61, 59, 57, 55
10
74
2
针
63
4 29