【设计套件，DS3146/DS3148/DS314126 / 8 / 12通道DS3 / E3成帧器w】,IC型号DS3148,DS3148 PDF资料,DS3148经销商,ic,电子元器件-51电子网

设计套件，

DS3146/DS3148/DS31412

6 / 8 / 12通道DS3 / E3成帧器

www.maxim-ic.com

概述

在DS3146 / DS3148 / DS31412 （ DS314x ）设备

包括所有必要的电路，框架和格式支持最多

以12个独立DS3或E3通道。在每个成帧器

这些设备是独立配置，以

支持M23 DS3 ，C位奇偶校验DS3或G.751 E3 。

成帧器接口，多种线路接口的

单元（LIU ），微处理器总线及其它系统

组件，而胶合逻辑。每个DS3 / E3成帧器

有它自己的HDLC控制器， FEAC控制器和

BERT ，以及用于错误检测的全力支持和

代，性能监控和环回。

特点

12年6月8日独立DS3 / E3成帧器上单

DIE

框架和格式为M23 DS3 ，C位奇偶

DS3和G.751 E3

刘接口可以是二进制（ NRZ ）或双轨道

（ POS / NEG ）

B3ZS / HDB3编码器和解码器

产生和检测DS3 / E3报警

集成HDLC控制器的每个通道

综合FEAC控制器每个通道

综合误码率测试（BERT）为每个

通道

大的性能监视计数器

线，诊断和有效载荷环回

外部控制发射额外开销

插入口

支持外部定时或环回定时

制宪者可以关断未使用时

8位处理器，支持端口或多路复用

Nonmuxed总线操作（ Intel或Motorola ）

3.3V供电， 5V容限I / O

349引脚， 27毫米X 27毫米BGA封装

IEEE 1149.1 JTAG支持

应用

SONET / SDH多路复用器

PDH多路复用器

数字交叉连接系统

接入集中器

ATM与帧中继设备

路由器

工作原理图

刘

接口

POS / NRZ

负

CLK

POS / NRZ

NEG / LCV

CLK

的每一个成帧器

系统

接口

CLK

数据

SYNC

架空

CLK

数据

SYNC

发送

格式化

接受

成帧器

订购信息

部分

DS3146

DS3146N

DS3148

DS3148N

DS31412

DS31412N

数

成帧器

温度范围

0 ° C至+ 70°C

-40 ° C至+ 85°C

0 ° C至+ 70°C

-40 ° C至+ 85°C

0 ° C至+ 70°C

-40 ° C至+ 85°C

PIN- PACKAGE

349 BGA

达拉斯

半导体

DS3146/DS3148/DS31412

引脚配置在数据资料的最后。

注意：

该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本

可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：

www.maxim-ic.com/errata 。

1 89

REV ： 071103

DS3146 / DS3146 / DS31412 6 / 8 / 12通道DS3 / E3成帧器

框图.......................................................................................................................... 6

应用实例.............................................................................................................. 6

主要特点........................................................................................................................... 7

标准符合性......................................................................................................... 8

引脚说明......................................................................................................................... 9

5.1

5.2

5.3

5.4

5.5

5.6

5.7

6.1

7.1

7.2

RANSMIT

ORMATTER

刘我

覆盖整个院落

插件

................................................................................. 9

ECEIVE

RAMER

刘我

覆盖整个院落

插件

......................................................................................... 9

RANSMIT

ORMATTER

变体系

覆盖整个院落

插件

........................................................................ 10

ECEIVE

RAMER

变体系

覆盖整个院落

插件

................................................................................ 12

CPU B

覆盖整个院落

插件

......................................................................................................... 14

我JTAG

覆盖整个院落

插件

............................................................................................................... 14

UPPLY

, T

美东时间

和

ESET

插件

................................................................................................. 14

TATUS

EGISTER

ESCRIPTION

................................................................................................ 17

NVERSIONS和

奥尔塞

室内运动场

...................................................................................... 18

变送器

逻辑

ESCRIPTION

............................................................................................. 18

传输时钟..................................................................................................................................... 18

检测失时钟....................................................................................................................... 19

REGISTERS.................................................................................................................................. 15

功能说明...................................................................................................... 18

7.2.1

7.2.2

7.3

7.4

7.5

ECEIVER

逻辑

........................................................................................................................ 19

RROR

NSERTION

...................................................................................................................... 20

OOPBACKS

............................................................................................................................... 20

线Loopback...................................................................................................................................... 20

诊断Loopback............................................................................................................................ 20

有效载荷Loopback................................................................................................................................ 20

BERT和环回互动.......................................................................................................... 20

7.5.1

7.5.2

7.5.3

7.5.4

7.6

7.7

7.8

7.9

7.10

OMMON和

INE

覆盖整个院落

EGISTERS

................................................................................. 22

主状态寄存器（ MSR ） ............................................................................................................. 29

7.6.1

DS3 / E3 F

RAMER

....................................................................................................................... 33

DS3 / E3 P

ERFORMANCE

RROR

OUNTERS

................................................................................ 43

BERT........................................................................................................................................ 46

HDLC

ONTROLLER

............................................................................................................... 54

接收操作............................................................................................................................... 54

发送操作.............................................................................................................................. 55

7.10.1

7.10.2

7.11

FEAC

ONTROLLER

............................................................................................................... 63

2 89

DS3146 / DS3146 / DS31412 6 / 8 / 12通道DS3 / E3成帧器

操作详情................................................................................................................. 68

8.1

8.2

8.3

8.4

8.5

ESET

....................................................................................................................................... 68

DS3

和

E3 M

ODE

ONFIGURATION

.......................................................................................... 68

刘

和

变体系

覆盖整个院落

ONFIGURATION

............................................................................. 68

OOPBACK

副执行秘书办公室

..................................................................................................................... 69

RANSMIT

VERHEAD

NSERTION

................................................................................................ 69

JTAG TAP

ONTROLLER

TATE

ACHINE

.................................................................................. 70

我JTAG

NSTRUCTION

EGISTER和

NSTRUCTIONS

...................................................................... 72

JTAG S

可以

EGISTERS

............................................................................................................. 73

JTAG信息................................................................................................................... 70

9.1

9.2

9.3

10. DC电气特性............................................. .......................................... 74

11. AC时序特性............................................. .................................................. 75 ..

11.1

11.2

11.3

变体系

覆盖整个院落

即时通信

..................................................................................................... 75

ICROPROCESSOR

覆盖整个院落

即时通信

..................................................................................... 78

我JTAG

覆盖整个院落

即时通信

........................................................................................................ 83

12.引脚分配..................................................................................................................... 84

13.包装INFORMATION........................................................................................................... 88

14.热信息........................................................................................................... 89

15.修订HISTORY..................................................................................................................... 89

3 89

DS3146 / DS3146 / DS31412 6 / 8 / 12通道DS3 / E3成帧器

图列表

图1-1 。框图....................................................................................................................... 6

图2-1 。应用举例： 12端口非通道化DS3 / E3卡....................................... 6 ...........

图5-1 。发送格式化时间............................................... .................................................. 11

图5-2 。接收成帧器时间....................................................................................................... 13

图6-1 。状态寄存器的中断流量.............................................. ............................................... 17

图7-1 。传输数据块Diagram.............................................................................................. 18

图7-2 。发送时钟框图.............................................. .............................................. 19

图7-3 。接收器框图...................................................................................................... 19

图7-4 。 MSR状态位中断信号流............................................ ....................................... 32

图7-5 。 T3E3SR状态位中断信号流............................................ ................................. 40

图7-6 。 BERT状态位中断信号流............................................ ..................................... 51

图7-7 。 HDLC状态位中断信号流............................................ ..................................... 60

图7-8 。 FEAC状态位中断信号流............................................ ..................................... 66

图9-1 。 JTAG框图........................................................................................................... 70

图9-2 。 JTAG TAP控制器状态机............................................. ...................................... 71

图11-1 。数据路径时序图.............................................. .................................................. 76

图11-2 。 TCCLK数据路径的时序图............................................. ....................................... 76

图11-3 。线路环回时序图.............................................. ........................................... 77

图11-4 。 SCLK时钟时序........................................................................................................... 78

图11-5 。微处理器的接口时序图（非复用） ........................................... ... 79

图11-6 。微处理器的接口时序图（复用） ........................................... ......... 81

图11-7 。 JTAG接口时序图.............................................. .......................................... 83

图12-1 。 DS3146引脚配置............................................... .................................................. 85

图12-2 。 DS3148引脚配置............................................... .................................................. 86

图12-3 。 DS31412引脚配置............................................... ................................................ 87

4 89

DS3146 / DS3146 / DS31412 6 / 8 / 12通道DS3 / E3成帧器

表格清单

表4 -A 。适用电信标准............................................... ............................. 8

表6 -A 。注册Map........................................................................................................................ 15

表6 -B所示。状态寄存器集Example................................................................................................ 17

表7 -A 。 BERT /回环交互，有效负载位........................................... ............................... 20

表7 -B所示。 BERT /回环交互开销位........................................... ............................. 21

表7 -C 。常见的线路接口寄存器映射............................................. ..................................... 22

表7 -D 。 DS3 / E3成帧器寄存器映射............................................ .................................................. 33

表7 -E 。 DS3警报标准............................................................................................................... 41

表7 -F 。 E3警报标准.................................................................................................................. 41

表7 -G。 BERT寄存器映射............................................................................................................. 46

表7-H 。 HDLC寄存器映射............................................................................................................. 55

表7 -Ⅰ 。 FEAC注册Map............................................................................................................... 64

表9 -A 。 JTAG指令代码....................................................................................................... 72

表9 -B所示。 JTAG ID Code...................................................................................................................... 73

表10 -A 。建议的直流工作条件.............................................. ............................. 74

表10 -B所示。直流电气特性............................................... ............................................... 74

表11 -A 。数据路径的时序............................................................................................................... 75

表11 -B所示。 TCCLK数据路径Timing................................................................................................... 75

表11 -C上。线路环回时间........................................................................................................ 77

表11 -D 。微处理器的接口时序............................................... ......................................... 78

表11 -E 。 JTAG接口时序....................................................................................................... 83

表12 -A 。全球引脚分配（排序由信号名称） ......................................... ..................... 84

表12 -B所示。每个成帧器引脚分配（排序由信号名称） ....................................... ............... 84

表13 -A 。热学性能，自然对流............................................. ................................ 89

表13 -B所示。的Theta - JA （Q

）与Airflow.................................................................................................... 89

5 89