DS1010
10抽头硅延迟线
www.dalsemi.com
特点
全硅延时
10丝锥等间隔的
延迟是稳定和精确
前缘和后缘的准确性
延迟公差± 5 %或± 2纳秒,取
更大
经济
自动地插入,扁平
标准的14引脚DIP或16引脚SOIC
低功耗CMOS
TTL / CMOS兼容
气相,红外,波焊
可自定义的延迟
快转原型
IN1
NC
点击2
点击4
点击6
点击8
GND
引脚分配
1
2
3
4
5
6
7
14
13
12
11
10
9
8
V
CC
龙头1
IN1
点击3
点击5
点击7
点击9
TAP 10
NC
NC
点击2
点击4
点击6
点击8
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
CC
NC
龙头1
点击3
点击5
点击7
点击9
TAP 10
DS1010 14引脚DIP ( 300密耳)
见机甲。图科
DS1010S 16引脚SOIC
(300-mil)
见机甲。图科
引脚说明
TAP 1 - 10 TAP
V
CC
GND
NC
IN
- 抽头输出数
- 5伏
- 地面
- 无连接
- 输入
描述
在DS1010系列延迟线有十等间隔的抽头,提供延时为5纳秒到500纳秒。该
器件采用标准的14引脚DIP是引脚兼容的混合延迟线提供。
另外,采用16引脚SOIC封装可用于表面贴装技术,减少PCB面积。
由于DS1010是全硅解决方案,更好的经济相比,旧的方法来实现
采用混合动力技术。在DS1010系列延迟线提供的±5%或±2 ns的标称精度,
以较高者为准。在DS1010再现后固定在TAP 10输出的输入逻辑状态
所指定的零件号的短线数字扩展延迟。在DS1010的设计生产能力
前沿和后沿与同等精度。每个抽头可驱动多达10个74LS类型
负载。 Dallas Semiconductor公司可以定制标准产品,以满足特殊需要。如有特殊要求
快速交货,请致电( 972 ) 371-4348 。
1 6
111799
DS1010
注意事项:
1.所有电压以地为参考。
2.测量与产出开放。
3. V
CC
= 5V @ 25°C 。输入到抽头延迟的上升沿及下降沿的精确的± 2纳秒或± 5%的
以较高者为准。
4.请参阅“测试条件”一节。
5.对于DS1010延迟线具有从25℃的TAP 10延迟100纳秒或更大,温度变化
到0 ℃或70℃下可以产生的附加输入到抽头延迟移位
±2ns
or
±3%,
取
更大的。
6.对于DS1010延迟线用的TAP 10延迟小于100ns ,温度变化,从25 ℃到
0 ℃或70℃下可以产生的附加输入到抽头延迟移位
±1
NS或
±9%,
以较高者为准。
7.所有抽头延迟往往会发生变化单向随温度或电压的改变。例如,如果TAP
1减慢,其他所有的水龙头也将有所放缓; TAP 3不能超过TAP 2快。
8.脉冲宽度和周期的规格可能超标;然而,精度将应用程序 -
敏感(去耦,布局等) 。
不推荐-50 9.某些高频应用中的16引脚封装。向厂家咨询。
时序图:硅延迟线
图2
4 6
DS1010
测试电路
科幻gure 3
术语
期限:
第一脉冲的前沿和的前缘之间所经过的时间
下面的脉搏。
t
WI
(脉冲宽度) :
经过时间上的1.5V点之间的脉冲对所述前缘和
在后缘,或后缘的1.5V点和主导的1.5V点1.5V点
边缘。
t
上升
(输入上升时间) :
的20% ,而位于该前边缘的80%的点之间所经过的时间
输入脉冲。
t
秋天
(输入下降时间) :
的80 % ,而位于该后缘的20%点之间所经过的时间
输入脉冲。
t
PLH
(延时上升) :
对输入的前缘的1.5V点之间所经过的时间
脉冲和任何抽头输出脉冲的前沿的1.5V点。
t
PHL
(延时,下降) :
对输入的后沿的1.5V点之间所经过的时间
脉冲和任何抽头输出脉冲的后沿的1.5V点。
5 6