DP83907 AT LANTIC II
初步
1995年11月
DP83907 AT LANTIC
TM
II
概述
该DP83907双绞线增强型同轴网络在 -
terface控制器是CMOS VLSI器件的设计，方便
执行CSMA光盘局域网
独特的DP83907是整个总线的集成
接口PCAT ISA（工业标准体系结构）总线
基于系统的硬件和软件可选择的选项
允许的DP83907的总线接口的配置
同样的方式作为一个NE2000架构的所有公交车司机
和控制逻辑集成，降低电路板成本，
区域
支持的网络接口包括10BASE5或
经由连接到外部收发器10BASE2以太网
利用其AUL港口和双绞线以太网（ 10BASE -T ）
板载收发器的DP83907提供以太网
网络媒体访问控制（ MAC ）编解码（ ENDEC ）
用锥子接口和10BASE-T收发器功能
按照lEEE 802 3标准
该DP83907的集成10BASE-T收发器完全的COM
层数与IEEE标准该功能块其纳入
率的接收器发射器碰撞的心跳LOOP-
如标定义的回Jabber和链路完整性块
准收发器时重新均衡相结合
电阻取值发送接收过滤器和脉冲变压器亲
国际志愿组织从DP83907的一个完整的物理接口
ENDEC模块和双绞线介质
（续）
特点
控制器和集成的IEEE总线接口解决方案
802 3 10BASE5 10BASE2和10BASE-T
Y
软件与行业标准的以太网兼容
适配器Novell公司的NE2000
Y
无需外部总线逻辑或驱动程序
Y
支持短接或跳线配置
Y
提供的EEPROM接口的非易失性存储
配置数据用户定义的数据和以太网
物理地址
Y
让现场编程的EEPROM
Y
集成控制器ENDEC和收发器
Y
完整的IEEE 802标准的3 AUI接口
Y
单5V电源
10BASE -T收发器模块
Y
集成收发器功能
Y
发射器和接收器功能
Y
冲突检测心跳和Jabber
Y
可选链路完整性测试或链接关闭
Y
极性检测校正
Y
自动开关
Y
在片内滤波器
ENDEC模块
Y
10兆位s曼彻斯特编码Manchester编码方式进行解码
Y
哗啦哗啦的接收和碰撞对
MAC控制器模块
Y
软件与DP8390 DP83901 DP83902兼容
Y
高效的缓存管理实施
在线测试
Y
1 0系统图
TL F 12082 - 1
TRI- STATE是美国国家半导体公司的注册商标。
AT LANTIC
TM
是美国国家半导体公司的商标。
Ethernet是Xerox Corporation的注册商标。
NetWare的
TM
是Novell公司的注册商标
Novell是Novell Incorporated的注册商标。
C
1995年全国半导体公司
TL F 12082
RRD - B30M115印制在U S A
概述
（续）
集成ENDEC模块允许曼彻斯特式编码
荷兰国际集团以及经由差动收发器和相位解码
在10兆比特秒还包括锁相环解码器是colli-
锡安检测转换器和诊断环回功能
的ENDEC模块可直接与所述收发信机
模块，并且还提供一个完全符合IEEE的AUI （网络普通
tachment单元接口），用于连接到其他媒体
收发器
这是由所提供的媒体访问控制功能
网络接口控制模块（ NIC ）提供简单
和高效率的数据包发送接收控制用
板外存储器的装置，该装置可以通过被访问
一个I O端口
该DP83907提供了一个全面的解决方案
10BASE-T的IEEE 802网络3由于固有的CON-
的CMOS工艺隔离straints需要在AUI
为10BASE5和10BASE2 AP-差分信号接口
并发症
TabIe内容
1 0系统图
1连接图
2 0引脚说明
3 0简化应用图
4 0功能说明
4 1总线接口模块
4 2上电复位操作
4 3 EEPROM的操作
4 4跳线操作支持
4 5以太网电缆Configuratlon
4 6中断，并导致操作
4 7的启动PROM操作
4 8 DP8390核心（网络接口控制器）
4月9日双绞线接口模块
4 10编码解码器（ ENDEC ）模块
5 0寄存器描述
5 1配置寄存器
5 2 NIC内核寄存器
5 3 DP8390核心DMA寄存器
DP83907的6 0操作
6 1发送接收数据包封装Decapsula-
化
6 2缓冲存储器访问控制（ DMA ）
6 3包招待会
6 4包传输
6 5环回诊断
6 6内存仲裁和总线操作
6 7功能总线时序
7 0在线测试（ ICT）说明
2
2 0引脚说明
针无
引脚名称
TYPE
描述
ISA总线接口引脚
119 –127
132
1 –7
10 11
15 16 18
19 21 22
24 25 98
99 101 102
104 105 107
108
118
9
8
30
13
12
29 111
112 114
115 128
129 130
SA0–SA9
SA13–SA19
SMRD
SMWR
SD0–SD7
SD8–SD15
I
TTL
I
TTL
I
TTL
I O
3ST
锁存地址总线
低阶10位系统的锁存20位地址的
公交车这些位用于解码访问的DP83907的IO地图
锁存地址总线
7位系统的锁存20位地址总线的那些
用于解码访问的DP83907的引导PROM
引导PROM选通
这些输入用于访问引导PROM
系统数据总线
16位系统中的数据总线用于之间的传输数据
系统和DP83907
IOCS16
IOWR
IORD
RESET
CHRDY
AEN
IRQ3 4 5 9 10
11 12 15
O
OCH
I
TTL
I
TTL
I
TTL
O
OCH
I
TTL
O
3ST
16位I O传输
这个信号表示该DP83907是响应一个-16-
通过驱动16位数据总线上的位输出入存取
I O写选通
从系统闪光灯写入DP83907的IO地图
I O读选通
从系统闪光灯的DP83907的IO地图阅读
RESET
这个信号是由系统输出到总线上重启所有设备
通道就绪
此信号是用来插入等待状态进入系统的访问
DMA活动
这个信号表示该系统的DMA已经获得总线控制
中断请求
这些输出的操作由下式确定
配置寄存器A
记
驱动类型有我
e
输入O
e
输出I O
e
双向输出OCH
e
集电极开路3ST
e
三态输出TTL
e
TTL兼容
AUI
e
连接单元接口TPI
e
双绞线接口LED
e
LED驱动MOS
e
CMOS电平兼容XTAL
e
水晶
4
2 0引脚说明
（续）
针无
引脚名称
TYPE
描述
网络接口引脚
44 –47
TXOd
a
TXO
b
TXO
a
TXOd
b
RXI
a
RXI
b
TX
b
TX
a
RX
b
RX
a
CD
b
CD
a
ACT指示灯
COL LED
GDLNK主导
O
TPI
I
TPI
O
AUI
I
AUI
I
AUI
O
LED
O
LED
O
LED
双绞线，发送器输出
这些高驱动CMOS电平输出
电阻性地结合外部对芯片产生一个差动输出信号与
均衡，以补偿码间干扰（ISI ）的双绞线介质上
双绞线接收输入
这些输入馈送一差动放大器，它通过
有效的数据到ENDEC模块
AUI发送输出
差动驱动器，其发送已编码的数据传送到
收发器
AUI接收输入
接收差分输入对从收发器
AUI碰撞输入
从收发信机差动碰撞对输入
活动
漏极开路低电平有效输出有人断言大约50毫秒
每当DP83907发送或在任一AUI或TPI的方式接收数据
碰撞
漏极开路低电平有效输出有人断言大约50毫秒
每当DP83907检测任一任AUI或TPI模式的碰撞
良好的链接
漏极开路低电平有效输出该引脚用作显示链接的输出
如果这个功能没有被禁用在Configuratioin的GDLNK位的完整性状态
寄存器B
这个输出是关闭的，如果DP83907是AUI模式或链路测试启用和链接
诚信是坏的（即双绞线链路已被破坏）
这个输出是如果DP83907是双绞线接口（ TPI ）模式链路完整性
检查已启用，链路完整性好（即双绞线链路具有
不
一直
断），或如果链路测试被禁用
均衡电阻
电阻可以从这个引脚GND或V连接
CC
to
改变的TP输出的均衡
发射电平电阻
电阻可以从这个引脚GND或V连接
CC
to
改变TP输出幅度电平
CRYSTAL ON外部振荡器输入
水晶反馈输出
用水晶连接，只宜将剩
使用振荡器模块时，非连结
细缆
这个输出是高的，如果DP83907被配置用于细电缆可以用于
能由薄的以太网配置所需的DC-DC变换器
42 43
33 34
36 37
38 39
55
56
54
53
52
59
58
31
REQ
RTX
X1 （ OSCIN ）
X2 （ OSCOUT ）
薄
I
I
I
XTAL
O
XTAL
O
DCDC
记
驱动类型有我
e
输入O
e
输出I O
e
双向输出OCH
e
集电极开路3ST
e
三态输出TTL
e
TTL兼容
AUI
e
连接单元接口TPI
e
双绞线接口LED
e
LED驱动MOS
e
CMOS电平兼容XTAL
e
水晶
5
QQ：2880707522 复制
