DM54LS73A DM74LS73A双负边沿触发
主从JK触发器与Clear和互补输出
1989年6月
DM54LS73A DM74LS73A双负边沿触发
主从J-K·触发器与Clear
和互补输出
概述
该装置包含两个独立的负边沿触发
复位此输出JK触发器具有互补输出的J和
K个数据由触发器上的下降沿处理
时钟脉冲时钟触发发生在电压
电平，并且不直接相关的转移时间
时钟的负沿脉冲上的J中的数据
和K输入允许改变而时钟是高还是
低而不影响输出只要建立和保持
时间是不是违反了明确的输入低逻辑电平
将重置其它的电平的输出，而不管
输入
接线图
双列直插式封装
TL F 6372 - 1
订单号DM54LS73AJ DM54LS73AW DM74LS73AM或DM74LS73AN
见NS包装数J14A M14A N14A或W14B
功能表
输入
CLR
L
H
H
H
H
H
CLK
X
J
X
L
H
L
H
X
K
X
L
L
H
H
X
Q
L
Q
0
H
L
切换
Q
0
Q
0
输出
Q
H
Q
0
L
H
v
v
v
v
H
H
e
高逻辑电平
L
e
低逻辑电平
X
e
高或低逻辑电平
v
e
脉冲负边沿
Q
0
e
指定的输入条件之前的输出逻辑电平进行了第ES
tablished
切换
e
每个输出变化到其先前电平上的补
在时钟脉冲的每个下降沿
C
1995年全国半导体公司
TL F 6372
RRD - B30M105印制在U S A
电气特性
在推荐工作的自由空气的温度范围内（除非另有说明）
符号
V
I
V
OH
参数
输入钳位电压
高电平输出
电压
低电平输出
电压
条件
V
CC
e
闵我
I
E B
18毫安
V
CC
e
闵我
OH
e
最大
V
IL
e
MAX V
IH
e
民
V
CC
e
闵我
OL
e
最大
V
IL
e
MAX V
IH
e
民
I
OL
e
4毫安V
CC
e
民
I
I
输入电流
输入电压
最大
V
CC
e
最大
V
I
e
7V
DM54
DM74
DM54
DM74
DM74
与信
明确
时钟
I
IH
输入高电平
当前
V
CC
e
最大
V
I
e
2 7V
与信
明确
时钟
I
IL
低电平输入
当前
V
CC
e
最大
V
I
e
0 4V
与信
明确
时钟
I
OS
短路
输出电流
电源电流
V
CC
e
最大
（注2 ）
V
CC
e
最大值（注3）
DM54
DM74
b
20
b
20
民
典型值
（注1 ）
最大
b
1 5
单位
V
V
25
27
34
34
0 25
0 35
0 25
04
05
04
01
03
04
20
60
80
b
0 4
b
0 8
b
0 8
b
100
b
100
V
OL
V
mA
mA
mA
mA
mA
I
CC
4
6
开关特性
在V
CC
e
5V和T
A
e
25 C（见第1测试波形和输出负载）
符号
参数
从（输入）
到（输出）
R
L
e
2的kX
C
L
e
15 pF的
民
f
最大
t
PHL
t
PLH
t
PLH
t
PHL
最大时钟
频率
传播延迟时间
高至低电平输出
传播延迟时间
从低到高级别输出
传播延迟时间
从低到高级别输出
传播延迟时间
高至低电平输出
明确
以Q
明确
以Q
时钟
Q或Q
时钟
Q或Q
30
20
20
20
20
最大
C
L
e
50 pF的
民
25
28
24
24
28
最大
兆赫
ns
ns
ns
ns
单位
注1
所有标准被定在V
CC
e
5V牛逼
A
e
25 C
注2
不超过一个的输出应在同一时间被短路和持续时间应不超过1秒对于设备与来自输出端的反馈，其中
短路输出到地面可能导致输出改变逻辑状态的等效测试可以被执行，其中V
O
e
2 25V和125V 2为DM54和
DM74系列分别与所述最小和最大限制来自其声明的值减半使用自动测试时，这是非常有用的
设备
注3
所有输出开我
CC
的测量条件为Q和Q输出高依次在测量的时钟被接地时
3
DM74LS73A双负边沿触发主从JK触发器与Clear和互补输出
1986年8月
修订后的2000年3月
DM74LS73A
双负边沿触发主从
JK触发器具有清零和互补输出
概述
该装置包含两个独立的负边沿触发
复位此输出J- K双稳态多谐振荡器具有互补输出。 J和
K个数据由触发器上的下降沿处理
时钟脉冲。时钟触发发生在电压
电平，并且不直接相关的转移时间
在时钟脉冲的负向边沿。在J的数据
和K输入允许改变而时钟为高
或低而不影响输出，只要设置和
保持时间不受侵犯。在明确的低逻辑电平
输入将复位的电平的输出，而不管
其他投入。
订购代码：
订单号
DM74LS73AM
DM74LS73AN
包装数
M14A
N14A
包装说明
14引脚小外形集成电路（ SOIC ） ， JEDEC MS- 120 ， 0.150窄
14引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
接线图
功能表
输入
CLR
L
H
H
H
H
H
CLK
X
↓
↓
↓
↓
H
J
X
L
H
L
H
X
K
X
L
L
H
H
X
Q
0
Q
L
Q
0
H
L
切换
Q
0
输出
Q
H
Q
0
L
H
H
=
高逻辑电平
L
=
低逻辑电平
X
=
高或低逻辑电平
↓ =
脉冲负边沿。
Q
0
=
指示输入条件之前的输出逻辑电平分别为
确立。
切换
=
每个输出变化到其先前电平上的补
在时钟脉冲的每个下降沿。
2000仙童半导体公司
DS006372
www.fairchildsemi.com
DM74LS73A
电气特性
在推荐工作的自由空气的温度范围内（除非另有说明）
符号
V
I
V
OH
V
OL
参数
输入钳位电压
高层
输出电压
低层
输出电压
I
I
输入电流最大@
输入电压
I
IH
高层
输入电流
I
IL
低层
输入电流
I
OS
I
CC
短路输出电流
电源电流
条件
V
CC
=
分钟，我
I
= 18
mA
V
CC
=
分钟，我
OH
=
最大
V
IL
=
马克斯，V
IH
=
民
V
CC
=
分钟，我
OL
=
最大
V
IL
=
马克斯，V
IH
=
民
I
OL
=
4毫安，V
CC
=
民
V
CC
=
最大
V
I
=
7V
V
CC
=
最大
V
I
=
2.7V
V
CC
=
最大
V
I
=
0.4V
V
CC
=
最大值（注6）
V
CC
=
马克斯（注7 ）
J，K
明确
时钟
J，K
明确
时钟
J，K
明确
时钟
20
4
2.7
3.4
0.35
0.25
0.5
0.4
0.1
0.3
0.4
20
60
80
0.4
0.8
0.8
100
6
mA
mA
mA
A
mA
民
典型值
（注5 ）
最大
1.5
单位
V
V
V
注5 ：
所有标准被定在V
CC
=
5V ，T
A
=
25°C.
注6 ：
不超过一个的输出应在同一时间被短路，并且持续时间应不超过一秒钟。对于设备，与从输出反馈，
其中，短路输出接地可能导致输出改变逻辑状态，等效测试可以进行，其中V
O
=
2.125V的迷你
妈妈和最高限额从他们的既定值减少了一半。使用自动测试设备时，这是非常有用的。
注7 ：
与所有输出开，我
CC
被测量的Q和Q输出高电平反过来。在测定时，时钟被接地。
开关特性
在V
CC
=
5V和T
A
=
25°C
从（输入）
符号
参数
到（输出）
C
L
=
15 pF的
民
f
最大
t
PHL
t
PLH
t
PLH
t
PHL
最大时钟频率
传播延迟时间
高到低电平输出
传播延迟时间
低到高电平输出
传播延迟时间
低到高电平输出
传播延迟时间
高到低电平输出
明确
以Q
明确
以Q
时钟
Q或Q
时钟
Q或Q
30
20
20
20
20
最大
25
28
24
24
28
R
L
=
2 k
C
L
=
50 pF的
民
最大
兆赫
ns
ns
ns
ns
单位
3
www.fairchildsemi.com
DM74LS73A
物理尺寸
英寸（毫米），除非另有说明
14引脚小外形集成电路（ SOIC ） ， JEDEC MS- 120 ， 0.150窄
包装数M14A
www.fairchildsemi.com
4
DM74LS73A双负边沿触发主从JK触发器与Clear和互补输出
物理尺寸
英寸（毫米），除非另有说明（续）
14引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
包装数N14A
飞兆半导体不承担使用上述任何电路的任何责任，也不提供其专利许可和
飞兆半导体公司保留在任何时间的权利，恕不另行通知更改上述电路和规格。
生命支持政策
飞兆半导体的产品不得用于生命支持的关键部件
设备或系统未经明确的书面许可， FAIRCHILD总统
半导体公司版权所有。如本文所用：
1.生命支持设备或系统的设备或系统
其中， （ a）打算通过外科手术移植到
体，或（b ）支持或维持生命，和（c） ，其故障
执行时，依照正确使用
在标签规定的使用说明，可说明原因
sonably预计将造成显著伤害
用户。
5
在生命支持任何组件2.关键部件
设备或系统，其未能履行可说明原因
sonably预期造成的生命支持故障
装置或系统，或影响其安全性或有效性。
www.fairchildsemi.com
www.fairchildsemi.com
QQ：2881677436 复制
