CY7C1062AV33
512K ×32静态RAM
特点
高速
— t
AA
= 8 ，10，12纳秒
低有功功率
- 1080兆瓦（最大）
工作3.3 ± 0.3V的电压
2.0V数据保留
自动断电时取消
TTL兼容的输入和输出
易于扩展内存与CE
1
，CE
2
和CE
3
特点
地址引脚（A
0
至A
18
） 。如果字节使能B （B
B
）是
LOW ，然后从I / O引脚上的数据（ I / O
8
通过I / O
15
）写入到
在地址引脚指定的位置（A
0
至A
18
).
同样，B
C
和B
D
与I / O引脚对应的I / O
16
到I / O
23
和I / O
24
到I / O
31
上。
从设备读通过使芯片实现
（ CE
1,
CE
2
和CE
3
LOW ），而迫使输出使能
（ OE ）低和写使能（ WE） HIGH 。如果第一字节
启用（B
A
）为低电平，那么从所述存储器位置的数据
指定的地址引脚将出现在I / O
0
到I / O
7
。如果字节
允许B （B
B
）为低电平，然后从存储器中的数据将出现在
I / O
8
到I / O
15
。同样，B
c
和B
D
对应于第三和
第四字节。见真值表在此数据表的背面
用于读取和写入模式的完整描述。
的输入/输出管脚（ I / O的
0
通过I / O
31
）被放置在一个
高阻抗设备时，取消选择状态（ CE
1,
CE
2
或CE
3
HIGH ）时，输出被禁用（ OE为高电平）时，
字节选择禁用（B
A-D
高） ，或在写入期间
操作（ CE
1,
CE
2
和CE
3
低电平和WE为低电平） 。
该CY7C1062AV33可在119焊球间距球栅
阵列（ PBGA ）封装。
WE
CE
1
CE
2
CE
3
OE
B
A
B
B
B
C
B
D
I / O
0
-I / O
31
功能说明
该CY7C1062AV33是一个高性能的CMOS静态
RAM由32位组织为524,288字。
写入设备是通过使所述芯片来实现
（ CE
1,
CE
2
和CE
3
LOW ），并强迫写使能（ WE）
输入低电平。如果字节使能A（B
A
）为低电平，然后从我的数据输入/输出
引脚（ I / O
0
通过I / O
7
） ，被写入到指定的位置
逻辑框图
输入缓冲器
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
行解码器
512K ×32
ARRAY
4096 x 4096
COLUMN
解码器
选购指南
–8
最大访问时间
最大工作电流
最大的CMOS待机电流
Com'l
Ind'l
Com'l / Ind'l
8
300
300
50
–10
10
275
275
50
–12
12
260
260
50
mA
单位
ns
mA
A 10
A 11
A 12
A 13
A 14
A 15
A 16
A 17
A 18
输出缓冲器
检测放大器
赛普拉斯半导体公司
文件编号： 38-05137牧师* D
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年2月21日
控制逻辑
CY7C1062AV33
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
储存温度.................................- 65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
在V电源电压
CC
以相对GND
[1]
.... -0.5V至+ 4.6V
直流电压应用到输出的
在高阻抗状态
[1]
....................................- 0.5V至V
CC
+ 0.5V
直流输入电压
[1]
................................ -0.5V到V
CC
+ 0.5V
目前进入输出（ LOW ） ......................................... 20毫安
工作范围
范围
广告
产业
环境
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
3.3V
±
0.3V
DC电气特性
在整个工作范围
-8
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
I
SB1
描述
输出高电压
输出低电压
输入高电压
输入低电压
[1]
输入负载电流
输出漏电流
V
CC
操作
电源电流
自动CE
掉电电流
-TTL输入
自动CE
掉电电流
-CMOS输入
GND < V
I
＆ LT ; V
CC
GND < V
OUT
＆ LT ; V
CC
，输出
残
V
CC
=最大值，女= F
最大
Com'l
= 1/t
RC
Ind'l
最大。 V
CC
， CE＆ GT ; V
IH
V
IN
＆ GT ; V
IH
or
V
IN
＆ LT ; V
IL
, f = f
最大
最大。 V
CC
,
CE > V
CC
– 0.3V,
V
IN
＆ GT ; V
CC
– 0.3V,
或V
IN
＆ LT ; 0.3V ， F = 0
Com'l / Ind'l
测试条件
V
CC
=最小值，
I
OH
= -4.0毫安
V
CC
=最小值，
I
OL
= 8.0毫安
2.0
–0.3
–1
–1
分钟。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
300
300
70
2.0
–0.3
–1
–1
马克斯。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
275
275
70
2.0
–0.3
–1
–1
-10
分钟。
马克斯。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
260
260
70
-12
分钟。
马克斯。
单位
V
V
V
V
A
A
mA
mA
mA
I
SB2
50
50
50
mA
电容
[2]
参数
C
IN
C
OUT
描述
输入电容
I / O容量
测试条件
T
A
= 25 ° C，F = 1兆赫，V
CC
= 3.3V
马克斯。
8
10
单位
pF
pF
交流测试负载和波形
[3]
50
产量
Z
0
= 50
V
TH
= 1.5V
30 pF的
包括所有的组件
测试设备R1 317Ω
3.3V
90%
GND
上升时间> 1 V / ns的
戴维南等效
167
产量
10%
90%
10%
下降时间：
> 1 V / ns的
1.73V
所有的输入脉冲
(a)
3.3V
包括输出
夹具
范围
5 pF的
(b)
R2
351
(c)
注意事项：
1. V
IL
（分） = -2.0V为小于20纳秒的脉冲持续时间。
2.测试开始后任何设计或工艺变化，可能会影响这些参数。
3.有效的SRAM操作不会发生，直到电源均达到最低工作V
DD
（ 3.0V ） 。只要1毫秒（T
动力
）到达后，
最小工作V
DD
正常SRAM操作开始，包括降低V
DD
向数据保留（Ⅴ
CCDR
， 2.0V ）的电压。
文件编号： 38-05137牧师* D
第3 9
CY7C1062AV33
AC开关特性
在整个工作范围
[4]
–8
参数
读周期
t
动力
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
t
DBE
t
LZBE
t
HZBE
写
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
t
BW
V
CC
（典型值）的第一接入
[5]
读周期时间
地址到数据有效
从地址变化数据保持
CE
1
，CE
2
，或CE
3
低到数据有效
OE低到DATA有效
OE低到低Z
OE为高电平
[6]
–10
马克斯。
分钟。
1
10
8
10
3
8
5
10
5
1
5
5
3
5
5
0
8
5
10
5
1
5
5
10
7
7
0
0
7
5.5
0
3
5
5
7
8
12
8
8
0
0
8
6
0
3
1
0
3
1
3
马克斯。
–12
分钟。
1
12
12
12
6
6
6
12
6
6
马克斯。
单位
ms
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
6
ns
ns
描述
分钟。
1
8
3
1
低Z
[6]
3
0
高-Z
[6]
CE
1
，CE
2
，或CE
3
低
CE
1
，CE
2
，或CE
3
高来高-Z
[6]
CE
1
，CE
2
，或CE
3
低到电
[7]
CE
1
，CE
2
，或CE
3
高到掉电
[7]
字节使能到数据有效
字节使能为低-Z
[6]
字节为禁用
周期
[8, 9]
写周期时间
CE
1
，CE
2
，或CE
3
低到写结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
我们前高后低-Z
[6]
WE低到高-Z
[6]
字节使能，以结束写的
6
8
6
6
0
0
6
5
0
3
高-Z
[6]
1
数据保存波形
V
CC
3.0V
t
CDR
CE
数据保持方式
V
DR
＆ GT ; 2V
3.0V
t
R
注意事项：
4.测试条件假设为3毫微秒或更少的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并在指定的输出负载
I
OL
/I
OH
和输电线路的负荷。试验条件为读周期利用输出负载在交流测试负载（ a）中，除非另有说明，如图所示。
5.这部分有一个稳压器，降压为3V的电压在内部2V 。吨
动力
时间必须被最初提供启动一个读/写操作之前。
6. t
HZOE
, t
HZCE
, t
HZWE
, t
HZBE
和叔
LZOE
, t
LZCE
, t
LZWE
和叔
LZBE
采用5 pF的负载电容被指定为在交流测试负载（ b）所示。过渡测
±200 mV的自稳态电压。
7.这些参数由设计保证，未经测试。
8.存储器的内部写入时间由CE1低，CE 2高， CE3低的重叠所定义，和WE为低电平。该芯片能必须有效和WE
必须为低来启动写操作，以及任何这些信号的过渡可以终止写操作。输入数据的建立时间和保持时间应参考
到终止写信号的上升沿。
9.最小写入周期时间为写周期第3号（WE控制， OE为低电平）是t的总和
HZWE
和T
SD
.
文件编号： 38-05137牧师* D
第4页第9
CY7C1062AV33
512K ×32静态RAM
特点
高速
— t
AA
= 8纳秒
低有功功率
- 1080兆瓦（最大）
工作3.3 ± 0.3V的电压
2.0V数据保留
自动断电时取消
TTL兼容的输入和输出
易于扩展内存与CE
1
，CE
2
和CE
3
特点
提供非无铅119引脚PBGA封装
引脚（ I / O
0
通过I / O
7
） ，被写入到指定的位置
地址引脚（A
0
至A
18
） 。如果字节使能B （B
B
）是
LOW ，然后从I / O引脚上的数据（ I / O
8
通过I / O
15
）写入到
在地址引脚指定的位置（A
0
至A
18
).
同样，B
C
和B
D
与I / O引脚对应的I / O
16
到I / O
23
和I / O
24
到I / O
31
上。
从设备读通过使芯片实现
（ CE
1,
CE
2
和CE
3
LOW ），而迫使输出使能
（ OE ）低和写使能（ WE） HIGH 。如果第一字节
启用（B
A
）为低电平，那么从所述存储器位置的数据
指定的地址引脚将出现在I / O
0
到I / O
7
。如果字节
允许B （B
B
）为低电平，然后从存储器中的数据将出现在
I / O
8
到I / O
15
。同样，B
c
和B
D
对应于第三和
第四字节。见真值表在此数据表的背面
用于读取和写入模式的完整描述。
的输入/输出管脚（ I / O的
0
通过I / O
31
）被放置在一个
高阻抗设备时，取消选择状态（ CE
1,
CE
2
或CE
3
HIGH ）时，输出被禁用（ OE为高电平）时，
字节选择禁用（B
A-D
高） ，或在写入期间
操作（ CE
1,
CE
2
和CE
3
低电平和WE为低电平） 。
该CY7C1062AV33可在119焊球间距球栅
阵列（ PBGA ）封装。
功能说明
该CY7C1062AV33是一个高性能的CMOS静态
RAM由32位组织为524,288字。
写入设备是通过使所述芯片来实现
（ CE
1,
CE
2
和CE
3
LOW ），并强迫写使能（ WE）
输入低电平。如果字节使能A（B
A
）为低电平，然后从我的数据输入/输出
逻辑框图
输入缓冲器
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
行解码器
512K ×32
ARRAY
输出缓冲器
检测放大器
WE
CE
1
CE
2
CE
3
OE
B
A
B
B
B
C
B
D
I / O
0
-I / O
31
COLUMN
解码器
选购指南
–8
最大访问时间
最大工作电流
最大的CMOS待机电流
Com'l
Ind'l
Com'l / Ind'l
8
300
300
50
–10
10
275
275
50
–12
12
260
260
50
mA
单位
ns
mA
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
A
18
赛普拉斯半导体公司
文件编号： 38-05137牧师* F
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年8月3日
[+ ]反馈
控制逻辑
CY7C1062AV33
销刀豆网络gurations
[1, 2]
119引脚PBGA
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
I / O
16
I / O
17
I / O
18
I / O
19
I / O
20
I / O
21
I / O
22
I / O
23
NC
I / O
24
I / O
25
I / O
26
I / O
27
I / O
28
I / O
29
I / O
30
I / O
31
2
A
A
B
c
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
A
A
A
3
A
A
CE
2
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
B
d
A
A
4
A
CE
1
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
WE
OE
5
A
A
CE
3
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
B
b
A
A
6
A
A
B
a
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
A
A
A
7
I / O
0
I / O
1
I / O
2
I / O
3
I / O
4
I / O
5
I / O
6
I / O
7
DNU
I / O
8
I / O
9
I / O
10
I / O
11
I / O
12
I / O
13
I / O
14
I / O
15
注意事项：
1. NC引脚没有连接上模具。
2. DNU引脚必须悬空或连接到VSS ，以确保适当的应用程序。
文件编号： 38-05137牧师* F
第2 9
[+ ]反馈
CY7C1062AV33
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
在V电源电压
CC
以相对GND
[3]
.... -0.5V至+ 4.6V
直流电压应用到输出的
在高阻抗状态
[3]
....................................- 0.5V至V
CC
+ 0.5V
直流输入电压
[3]
................................ -0.5V到V
CC
+ 0.5V
目前进入输出（ LOW ） ......................................... 20毫安
工作范围
范围
广告
产业
环境
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
3.3V
±
0.3V
DC电气特性
在整个工作范围
–8
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
I
SB1
描述
输出高电压
输出低电压
输入高电压
输入低电压
[3]
输入漏电流
输出漏电流
V
CC
操作
电源电流
自动CE
掉电电流
-TTL输入
自动CE
掉电电流
-CMOS输入
GND < V
I
＆ LT ; V
CC
GND < V
OUT
＆ LT ; V
CC
，输出
残
V
CC
=最大，
f = f
最大
= 1/t
RC
最大。 V
CC
， CE＆ GT ; V
IH
V
IN
＆ GT ; V
IH
or
V
IN
＆ LT ; V
IL
, f = f
最大
最大。 V
CC
,
CE > V
CC
– 0.3V,
V
IN
＆ GT ; V
CC
– 0.3V,
或V
IN
＆ LT ; 0.3V ， F = 0
Com'l /
Ind'l
Com'l
Ind'l
测试条件
V
CC
=最小值，我
OH
= -4.0毫安
V
CC
=最小值，我
OL
= 8.0毫安
2.0
–0.3
–1
–1
分钟。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
300
300
70
2.0
–0.3
–1
–1
马克斯。
分钟。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
275
275
70
2.0
–0.3
–1
–1
–10
马克斯。
分钟。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
260
260
70
–12
马克斯。
单位
V
V
V
V
A
A
mA
mA
mA
I
SB2
50
50
50
mA
电容
[4]
参数
C
IN
C
OUT
描述
输入电容
I / O容量
测试条件
T
A
= 25 ° C，F = 1兆赫，V
CC
= 3.3V
马克斯。
8
10
单位
pF
pF
交流测试负载和波形
[5]
50
产量
Z
0
= 50
V
TH
= 1.5V
30 pF的
包括所有的组件
测试设备
R1 317
3.3V
*包括输出
夹具
*
范围
5 pF的
R2
351
戴维南等效
167
产量
1.73V
3.3V
90%
GND
上升时间> 1 V / ns的
10%
90%
10%
下降时间：
> 1 V / ns的
所有的输入脉冲
(a)
(b)
(c)
注意事项：
3. V
IL
（分） = -2.0V为小于20纳秒的脉冲持续时间。
4.测试开始后任何设计或工艺变化，可能会影响这些参数。
5.有效的SRAM操作不会发生，直到电源均达到最低工作V
DD
（ 3.0V ） 。只要1毫秒（T
动力
）到达后，
最小工作V
DD
正常SRAM操作开始，包括降低V
DD
向数据保留（Ⅴ
CCDR
， 2.0V ）的电压。
文件编号： 38-05137牧师* F
第3 9
[+ ]反馈
CY7C1062AV33
AC开关特性
在整个工作范围
[6]
–8
参数
读周期
t
动力
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
t
DBE
t
LZBE
t
HZBE
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
t
BW
V
CC
（典型值）的第一接入
[7]
读周期时间
地址到数据有效
从地址变化数据保持
CE
1
，CE
2
，或CE
3
低到数据有效
OE低到DATA有效
OE低到低Z
[8]
OE高来高-Z
[8]
CE
1
，CE
2
，或CE
3
低
CE
1
，CE
2
，或CE
3
高
CE
1
，CE
2
，或CE
3
低
字节使能到数据有效
字节使能到
低Z
[8]
[8]
–10
马克斯。
分钟。
1
10
8
10
3
8
5
10
5
1
5
5
3
5
5
0
8
5
10
5
1
5
5
10
7
7
0
0
7
5.5
0
3
5
5
7
8
12
8
8
0
0
8
6
0
3
1
0
3
1
3
马克斯。
–12
分钟。
1
12
12
12
6
6
6
12
6
6
马克斯。
单位
ms
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
6
ns
ns
描述
分钟。
1
8
3
1
低Z
[8]
高-Z
[8]
上电
[9]
0
3
CE
1
，CE
2
，或CE
3
高到掉电
[9]
1
字节禁止以高阻
写周期时间
写周期
[10, 11]
8
6
6
0
0
6
5
0
3
6
CE
1
，CE
2
，或CE
3
低到写结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
我们前高后低-Z
[8]
WE低到高-Z
[8]
字节使能，以结束写的
数据保存波形
数据保持方式
V
CC
3.0V
t
CDR
CE
V
DR
＆ GT ; 2V
3.0V
t
R
注意事项：
6.测试条件假设为3毫微秒或更少的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并在指定的输出负载
I
OL
/I
OH
和输电线路的负荷。试验条件为读周期利用输出负载在交流测试负载（ a）中，除非另有说明，如图所示。
7.这部分有一个稳压器，降压为3V的电压在内部2V 。吨
动力
时间必须被最初提供启动一个读/写操作之前。
8. t
HZOE
, t
HZCE
, t
HZWE
, t
HZBE
和叔
LZOE
, t
LZCE
, t
LZWE
和叔
LZBE
采用5 pF的负载电容被指定为在交流测试负载（ b）所示。过渡测
±200 mV的自稳态电压。
9，这些参数由设计保证，未经测试。
10.存储器的内部写入时间由CE的重叠限定
1
低，CE
2
高，CE
3
低电平和WE为低电平。该芯片能必须有效和WE
必须为低来启动写操作，以及任何这些信号的过渡可以终止写操作。输入数据的建立时间和保持时间应参考
因此终止了写入的信号的前沿。
11.写周期3号最低写入周期时间（我们控制， OE低）为t的总和
HZWE
和T
SD
.
文件编号： 38-05137牧师* F
第4页第9
[+ ]反馈
CY7C1062AV33
512K ×32静态RAM
特点
高速
— t
AA
= 8 ，10，12纳秒
低有功功率
- 1080兆瓦（最大）
工作3.3 ± 0.3V的电压
2.0V数据保留
自动断电时取消
TTL兼容的输入和输出
易于扩展内存与CE
1
，CE
2
和CE
3
特点
地址引脚（A
0
至A
18
） 。如果字节使能B （B
B
）是
LOW ，然后从I / O引脚上的数据（ I / O
8
通过I / O
15
）写入到
在地址引脚指定的位置（A
0
至A
18
).
同样，B
C
和B
D
与I / O引脚对应的I / O
16
到I / O
23
和I / O
24
到I / O
31
上。
从设备读通过使芯片实现
（ CE
1,
CE
2
和CE
3
LOW ），而迫使输出使能
（ OE ）低和写使能（ WE） HIGH 。如果第一字节
启用（B
A
）为低电平，那么从所述存储器位置的数据
指定的地址引脚将出现在I / O
0
到I / O
7
。如果字节
允许B （B
B
）为低电平，然后从存储器中的数据将出现在
I / O
8
到I / O
15
。同样，B
c
和B
D
对应于第三和
第四字节。见真值表在此数据表的背面
用于读取和写入模式的完整描述。
的输入/输出管脚（ I / O的
0
通过I / O
31
）被放置在一个
高阻抗设备时，取消选择状态（ CE
1,
CE
2
或CE
3
HIGH ）时，输出被禁用（ OE为高电平）时，
字节选择禁用（B
A-D
高） ，或在写入期间
操作（ CE
1,
CE
2
和CE
3
低电平和WE为低电平） 。
该CY7C1062AV33可在119焊球间距球栅
阵列（ PBGA ）封装。
WE
CE
1
CE
2
CE
3
OE
B
A
B
B
B
C
B
D
I / O
0
-I / O
31
功能说明
该CY7C1062AV33是一个高性能的CMOS静态
RAM由32位组织为524,288字。
写入设备是通过使所述芯片来实现
（ CE
1,
CE
2
和CE
3
LOW ），并强迫写使能（ WE）
输入低电平。如果字节使能A（B
A
）为低电平，然后从我的数据输入/输出
引脚（ I / O
0
通过I / O
7
） ，被写入到指定的位置
逻辑框图
输入缓冲器
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
行解码器
512K ×32
ARRAY
4096 x 4096
COLUMN
解码器
选购指南
–8
最大访问时间
最大工作电流
最大的CMOS待机电流
Com'l
Ind'l
Com'l / Ind'l
8
300
300
50
–10
10
275
275
50
–12
12
260
260
50
mA
单位
ns
mA
A 10
A 11
A 12
A 13
A 14
A 15
A 16
A 17
A 18
输出缓冲器
检测放大器
赛普拉斯半导体公司
文件编号： 38-05137牧师* D
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年2月21日
控制逻辑
CY7C1062AV33
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
储存温度.................................- 65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
在V电源电压
CC
以相对GND
[1]
.... -0.5V至+ 4.6V
直流电压应用到输出的
在高阻抗状态
[1]
....................................- 0.5V至V
CC
+ 0.5V
直流输入电压
[1]
................................ -0.5V到V
CC
+ 0.5V
目前进入输出（ LOW ） ......................................... 20毫安
工作范围
范围
广告
产业
环境
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
3.3V
±
0.3V
DC电气特性
在整个工作范围
-8
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
I
SB1
描述
输出高电压
输出低电压
输入高电压
输入低电压
[1]
输入负载电流
输出漏电流
V
CC
操作
电源电流
自动CE
掉电电流
-TTL输入
自动CE
掉电电流
-CMOS输入
GND < V
I
＆ LT ; V
CC
GND < V
OUT
＆ LT ; V
CC
，输出
残
V
CC
=最大值，女= F
最大
Com'l
= 1/t
RC
Ind'l
最大。 V
CC
， CE＆ GT ; V
IH
V
IN
＆ GT ; V
IH
or
V
IN
＆ LT ; V
IL
, f = f
最大
最大。 V
CC
,
CE > V
CC
– 0.3V,
V
IN
＆ GT ; V
CC
– 0.3V,
或V
IN
＆ LT ; 0.3V ， F = 0
Com'l / Ind'l
测试条件
V
CC
=最小值，
I
OH
= -4.0毫安
V
CC
=最小值，
I
OL
= 8.0毫安
2.0
–0.3
–1
–1
分钟。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
300
300
70
2.0
–0.3
–1
–1
马克斯。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
275
275
70
2.0
–0.3
–1
–1
-10
分钟。
马克斯。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
260
260
70
-12
分钟。
马克斯。
单位
V
V
V
V
A
A
mA
mA
mA
I
SB2
50
50
50
mA
电容
[2]
参数
C
IN
C
OUT
描述
输入电容
I / O容量
测试条件
T
A
= 25 ° C，F = 1兆赫，V
CC
= 3.3V
马克斯。
8
10
单位
pF
pF
交流测试负载和波形
[3]
50
产量
Z
0
= 50
V
TH
= 1.5V
30 pF的
包括所有的组件
测试设备R1 317Ω
3.3V
90%
GND
上升时间> 1 V / ns的
戴维南等效
167
产量
10%
90%
10%
下降时间：
> 1 V / ns的
1.73V
所有的输入脉冲
(a)
3.3V
包括输出
夹具
范围
5 pF的
(b)
R2
351
(c)
注意事项：
1. V
IL
（分） = -2.0V为小于20纳秒的脉冲持续时间。
2.测试开始后任何设计或工艺变化，可能会影响这些参数。
3.有效的SRAM操作不会发生，直到电源均达到最低工作V
DD
（ 3.0V ） 。只要1毫秒（T
动力
）到达后，
最小工作V
DD
正常SRAM操作开始，包括降低V
DD
向数据保留（Ⅴ
CCDR
， 2.0V ）的电压。
文件编号： 38-05137牧师* D
第3 9
CY7C1062AV33
AC开关特性
在整个工作范围
[4]
–8
参数
读周期
t
动力
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
t
DBE
t
LZBE
t
HZBE
写
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
t
BW
V
CC
（典型值）的第一接入
[5]
读周期时间
地址到数据有效
从地址变化数据保持
CE
1
，CE
2
，或CE
3
低到数据有效
OE低到DATA有效
OE低到低Z
OE为高电平
[6]
–10
马克斯。
分钟。
1
10
8
10
3
8
5
10
5
1
5
5
3
5
5
0
8
5
10
5
1
5
5
10
7
7
0
0
7
5.5
0
3
5
5
7
8
12
8
8
0
0
8
6
0
3
1
0
3
1
3
马克斯。
–12
分钟。
1
12
12
12
6
6
6
12
6
6
马克斯。
单位
ms
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
6
ns
ns
描述
分钟。
1
8
3
1
低Z
[6]
3
0
高-Z
[6]
CE
1
，CE
2
，或CE
3
低
CE
1
，CE
2
，或CE
3
高来高-Z
[6]
CE
1
，CE
2
，或CE
3
低到电
[7]
CE
1
，CE
2
，或CE
3
高到掉电
[7]
字节使能到数据有效
字节使能为低-Z
[6]
字节为禁用
周期
[8, 9]
写周期时间
CE
1
，CE
2
，或CE
3
低到写结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
我们前高后低-Z
[6]
WE低到高-Z
[6]
字节使能，以结束写的
6
8
6
6
0
0
6
5
0
3
高-Z
[6]
1
数据保存波形
V
CC
3.0V
t
CDR
CE
数据保持方式
V
DR
＆ GT ; 2V
3.0V
t
R
注意事项：
4.测试条件假设为3毫微秒或更少的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并在指定的输出负载
I
OL
/I
OH
和输电线路的负荷。试验条件为读周期利用输出负载在交流测试负载（ a）中，除非另有说明，如图所示。
5.这部分有一个稳压器，降压为3V的电压在内部2V 。吨
动力
时间必须被最初提供启动一个读/写操作之前。
6. t
HZOE
, t
HZCE
, t
HZWE
, t
HZBE
和叔
LZOE
, t
LZCE
, t
LZWE
和叔
LZBE
采用5 pF的负载电容被指定为在交流测试负载（ b）所示。过渡测
±200 mV的自稳态电压。
7.这些参数由设计保证，未经测试。
8.存储器的内部写入时间由CE1低，CE 2高， CE3低的重叠所定义，和WE为低电平。该芯片能必须有效和WE
必须为低来启动写操作，以及任何这些信号的过渡可以终止写操作。输入数据的建立时间和保持时间应参考
到终止写信号的上升沿。
9.最小写入周期时间为写周期第3号（WE控制， OE为低电平）是t的总和
HZWE
和T
SD
.
文件编号： 38-05137牧师* D
第4页第9
CY7C1062AV33
512K ×32静态RAM
特点
高速
— t
AA
= 8 ，10，12纳秒
低有功功率
- 1080兆瓦（最大）
工作3.3 ± 0.3V的电压
2.0V数据保留
自动断电时取消
TTL兼容的输入和输出
易于扩展内存与CE
1
，CE
2
和CE
3
特点
地址引脚（A
0
至A
18
） 。如果字节使能B （B
B
）是
LOW ，然后从I / O引脚上的数据（ I / O
8
通过I / O
15
）写入到
在地址引脚指定的位置（A
0
至A
18
).
同样，B
C
和B
D
与I / O引脚对应的I / O
16
到I / O
23
和I / O
24
到I / O
31
上。
从设备读通过使芯片实现
（ CE
1,
CE
2
和CE
3
LOW ），而迫使输出使能
（ OE ）低和写使能（ WE） HIGH 。如果第一字节
启用（B
A
）为低电平，那么从所述存储器位置的数据
指定的地址引脚将出现在I / O
0
到I / O
7
。如果字节
允许B （B
B
）为低电平，然后从存储器中的数据将出现在
I / O
8
到I / O
15
。同样，B
c
和B
D
对应于第三和
第四字节。见真值表在此数据表的背面
用于读取和写入模式的完整描述。
的输入/输出管脚（ I / O的
0
通过I / O
31
）被放置在一个
高阻抗设备时，取消选择状态（ CE
1,
CE
2
或CE
3
HIGH ）时，输出被禁用（ OE为高电平）时，
字节选择禁用（B
A-D
高） ，或在写入期间
操作（ CE
1,
CE
2
和CE
3
低电平和WE为低电平） 。
该CY7C1062AV33可在119焊球间距球栅
阵列（ PBGA ）封装。
WE
CE
1
CE
2
CE
3
OE
B
A
B
B
B
C
B
D
I / O
0
-I / O
31
功能说明
该CY7C1062AV33是一个高性能的CMOS静态
RAM由32位组织为524,288字。
写入设备是通过使所述芯片来实现
（ CE
1,
CE
2
和CE
3
LOW ），并强迫写使能（ WE）
输入低电平。如果字节使能A（B
A
）为低电平，然后从我的数据输入/输出
引脚（ I / O
0
通过I / O
7
） ，被写入到指定的位置
逻辑框图
输入缓冲器
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
行解码器
512K ×32
ARRAY
4096 x 4096
COLUMN
解码器
选购指南
–8
最大访问时间
最大工作电流
最大的CMOS待机电流
Com'l
Ind'l
Com'l / Ind'l
8
300
300
50
–10
10
275
275
50
–12
12
260
260
50
mA
单位
ns
mA
A 10
A 11
A 12
A 13
A 14
A 15
A 16
A 17
A 18
输出缓冲器
检测放大器
赛普拉斯半导体公司
文件编号： 38-05137牧师* D
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年2月21日
控制逻辑
CY7C1062AV33
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
储存温度.................................- 65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
在V电源电压
CC
以相对GND
[1]
.... -0.5V至+ 4.6V
直流电压应用到输出的
在高阻抗状态
[1]
....................................- 0.5V至V
CC
+ 0.5V
直流输入电压
[1]
................................ -0.5V到V
CC
+ 0.5V
目前进入输出（ LOW ） ......................................... 20毫安
工作范围
范围
广告
产业
环境
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
3.3V
±
0.3V
DC电气特性
在整个工作范围
-8
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
I
SB1
描述
输出高电压
输出低电压
输入高电压
输入低电压
[1]
输入负载电流
输出漏电流
V
CC
操作
电源电流
自动CE
掉电电流
-TTL输入
自动CE
掉电电流
-CMOS输入
GND < V
I
＆ LT ; V
CC
GND < V
OUT
＆ LT ; V
CC
，输出
残
V
CC
=最大值，女= F
最大
Com'l
= 1/t
RC
Ind'l
最大。 V
CC
， CE＆ GT ; V
IH
V
IN
＆ GT ; V
IH
or
V
IN
＆ LT ; V
IL
, f = f
最大
最大。 V
CC
,
CE > V
CC
– 0.3V,
V
IN
＆ GT ; V
CC
– 0.3V,
或V
IN
＆ LT ; 0.3V ， F = 0
Com'l / Ind'l
测试条件
V
CC
=最小值，
I
OH
= -4.0毫安
V
CC
=最小值，
I
OL
= 8.0毫安
2.0
–0.3
–1
–1
分钟。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
300
300
70
2.0
–0.3
–1
–1
马克斯。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
275
275
70
2.0
–0.3
–1
–1
-10
分钟。
马克斯。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
260
260
70
-12
分钟。
马克斯。
单位
V
V
V
V
A
A
mA
mA
mA
I
SB2
50
50
50
mA
电容
[2]
参数
C
IN
C
OUT
描述
输入电容
I / O容量
测试条件
T
A
= 25 ° C，F = 1兆赫，V
CC
= 3.3V
马克斯。
8
10
单位
pF
pF
交流测试负载和波形
[3]
50
产量
Z
0
= 50
V
TH
= 1.5V
30 pF的
包括所有的组件
测试设备R1 317Ω
3.3V
90%
GND
上升时间> 1 V / ns的
戴维南等效
167
产量
10%
90%
10%
下降时间：
> 1 V / ns的
1.73V
所有的输入脉冲
(a)
3.3V
包括输出
夹具
范围
5 pF的
(b)
R2
351
(c)
注意事项：
1. V
IL
（分） = -2.0V为小于20纳秒的脉冲持续时间。
2.测试开始后任何设计或工艺变化，可能会影响这些参数。
3.有效的SRAM操作不会发生，直到电源均达到最低工作V
DD
（ 3.0V ） 。只要1毫秒（T
动力
）到达后，
最小工作V
DD
正常SRAM操作开始，包括降低V
DD
向数据保留（Ⅴ
CCDR
， 2.0V ）的电压。
文件编号： 38-05137牧师* D
第3 9
CY7C1062AV33
AC开关特性
在整个工作范围
[4]
–8
参数
读周期
t
动力
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
t
DBE
t
LZBE
t
HZBE
写
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
t
BW
V
CC
（典型值）的第一接入
[5]
读周期时间
地址到数据有效
从地址变化数据保持
CE
1
，CE
2
，或CE
3
低到数据有效
OE低到DATA有效
OE低到低Z
OE为高电平
[6]
–10
马克斯。
分钟。
1
10
8
10
3
8
5
10
5
1
5
5
3
5
5
0
8
5
10
5
1
5
5
10
7
7
0
0
7
5.5
0
3
5
5
7
8
12
8
8
0
0
8
6
0
3
1
0
3
1
3
马克斯。
–12
分钟。
1
12
12
12
6
6
6
12
6
6
马克斯。
单位
ms
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
6
ns
ns
描述
分钟。
1
8
3
1
低Z
[6]
3
0
高-Z
[6]
CE
1
，CE
2
，或CE
3
低
CE
1
，CE
2
，或CE
3
高来高-Z
[6]
CE
1
，CE
2
，或CE
3
低到电
[7]
CE
1
，CE
2
，或CE
3
高到掉电
[7]
字节使能到数据有效
字节使能为低-Z
[6]
字节为禁用
周期
[8, 9]
写周期时间
CE
1
，CE
2
，或CE
3
低到写结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
我们前高后低-Z
[6]
WE低到高-Z
[6]
字节使能，以结束写的
6
8
6
6
0
0
6
5
0
3
高-Z
[6]
1
数据保存波形
V
CC
3.0V
t
CDR
CE
数据保持方式
V
DR
＆ GT ; 2V
3.0V
t
R
注意事项：
4.测试条件假设为3毫微秒或更少的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并在指定的输出负载
I
OL
/I
OH
和输电线路的负荷。试验条件为读周期利用输出负载在交流测试负载（ a）中，除非另有说明，如图所示。
5.这部分有一个稳压器，降压为3V的电压在内部2V 。吨
动力
时间必须被最初提供启动一个读/写操作之前。
6. t
HZOE
, t
HZCE
, t
HZWE
, t
HZBE
和叔
LZOE
, t
LZCE
, t
LZWE
和叔
LZBE
采用5 pF的负载电容被指定为在交流测试负载（ b）所示。过渡测
±200 mV的自稳态电压。
7.这些参数由设计保证，未经测试。
8.存储器的内部写入时间由CE1低，CE 2高， CE3低的重叠所定义，和WE为低电平。该芯片能必须有效和WE
必须为低来启动写操作，以及任何这些信号的过渡可以终止写操作。输入数据的建立时间和保持时间应参考
到终止写信号的上升沿。
9.最小写入周期时间为写周期第3号（WE控制， OE为低电平）是t的总和
HZWE
和T
SD
.
文件编号： 38-05137牧师* D
第4页第9
QQ：2881677436 复制
