W255
销摘要
引脚名称
SEL_DDR
引脚
48
引脚说明
输入配置DDR -only模式或标准SDRAM
模式。
1 = DDR -only模式。
0 =标准SDRAM模式。
当SEL_DDR拉高或配置为DDR -only模式,销
4, 5, 6, 7, 10, 11,15, 16, 19, 20, 21, 22, 27, 28, 29, 30, 33, 34, 38, 39,
42 ,43,44和45将被配置为DDR输出。
连接VDD3.3_2.5在DDR -only模式在2.5V电源。
当SEL_DDR被拉低,或配置为标准SDRAM
输出,销4 ,5,6 ,7,10 ,11,15 ,16,19和20 ,21,22将配置
作为标准SDRAM outputs.Pin 27 , 28 , 29 , 30 , 33 , 34 , 38 , 39 , 42 ,
43 , 44和45将被配置为DDR输出。
连接VDD3.3_2.5在标准SDRAM采用3.3V电源
模式。
SCLK
SDATA
BUF_IN
FBOUT
PWR_DWN #
DDR [ 6点11 ] T ...
DDR [ 6:11 ]
DDR [ 0 : 5 ] T_SDRAM
[10,0,2,4,6,8]
25
24
13
1
36
28, 30, 34, 39, 43, 45
27, 29, 33, 38, 42, 44
4, 6, 10, 15, 19, 21
SMBus时钟输入
SMBus的数据输入
从芯片组的参考输入。
2.5V输入DDR -only模式; 3.3V
输入标准SDRAM模式。
反馈时钟芯片组。
输出电压取决于VDD3.3_2.5V 。
低电平输入使能掉电模式;
所有输出将
拉低。
时钟输出。
这些输出提供BUF_IN的副本。
时钟输出。
这些输出提供了互补的副本
BUF_IN 。
时钟输出。
这些输出提供BUF_IN的副本。电压摆幅
取决于VDD3.3_2.5电源。
时钟输出。
这些输出提供了互补的副本
BUF_IN时SEL_DDR是活动的。这些输出提供复印件
BUF_IN时SEL_DDR处于非活动状态。电压摆幅取决于
VDD3.3_2.5电源。
连接到2.5V电源
当W255被配置为
DDR -only模式。连接到3.3V电源,当W255是
配置为标准SDRAM的模式。
2.5V电源电压
DDR [0: 5] C_SDRAM 5 ,7,11 , 16 ,20,22
[11,1,3,5,7,9]
VDD3.3_2.5
2, 8, 12, 17, 23
VDD2.5
GND
32, 37, 41, 47
3, 9, 14, 18, 26, 31, 35, 40, 46
地
文件编号: 38-07255牧师* D
第10 2