CapSense应用
特点
■
■
CY8C20X36/46/66/96
1.71V至5.5V工作电压范围
低功耗的CapSense 模块
可配置的电容式感测元件
支持CapSense按钮，滑块，触摸组合
垫，触摸屏和接近传感器
强大的哈佛架构处理器
M8C处理器速度运行，以24兆赫
低功耗的高速
中断控制器
温度范围： -40 ° C至+ 85°C
灵活的片上存储器
三个程序/数据存储大小的选项：
CY8C20x36 ： 8K闪存/ SRAM 1K
CY8C20x46 ， CY8C20x96 ： 16K闪存/ SRAM 2K
CY8C20x66 ： 32K闪存/ SRAM 2K
50000闪存擦除/写周期
部分闪存更新
灵活的保护模式
在系统内串行编程（ ISSP ）
全速USB
可在CY8C20646 ， CY8C20666 ， CY8C20x96只有
12 Mbps的USB 2.0兼容
八单向端点
一个双向控制端点
专用的512字节的缓冲区
内部调节在3.3V
精密的可编程时钟
内部主振荡器： 6/12/24 MHz的± 5 ％
内部低速振荡器在32kHz看门狗和
睡眠定时器
精密32 kHz振荡器可选外部晶振
对于USB 0.25 ％的精度，无需外部元件
（ CY8C20646 ， CY8C20666 ， CY8C20x96只）
可编程引脚配置
多达36个的GPIO （取决于封装）
双模式GPIO ：所有GPIO支持数字I / O和模拟
输入
25毫安灌电流上的所有GPIO
拉起，高阻，开漏输出模式对所有GPIO
CMOS驱动模式（5 mA输出电流）对端口0和1 ：
20毫安（在3.0V ） P0口的总源电流
20毫安（在3.0V ），端口1的总源电流
可选的，规范的数字I /端口1 O
在端口1上配置的输入阈值
所有端口1 GPIO热插拔功能
■
多功能模拟复用器
常见的内部模拟总线
我同时连接/ O
高PSRR比较
所有模拟资源的低压差稳压器
其它系统资源
I2C从：
可选50千赫， 100千赫，或400千赫
无时钟伸展要求（大多数情况下）
实现在休眠模式下不到
100 A
硬件地址验证
SPI 主机和从机：配置46.9 kHz到12 MHz的
3个16位定时器
看门狗和休眠定时器
内部参考电压
集成监控电路
8位Σ-Δ模拟数字转换器
两个通用的高速，低功耗模拟比较
parators
完备的开发工具
免费的开发工具（的PSoC Designer ）
全功能，在线仿真器和编程器
全速仿真
复杂断点结构
128K跟踪存储器
封装选项
CY8C20x36 ：
16引脚3 ×3× 0.6毫米QFN
24引脚4 ×4× 0.6毫米QFN
32引脚5 ×5× 0.6毫米QFN
48引脚SSOP
48引脚7 ×7× 1.0毫米QFN
CY8C20x46 ：
16引脚3 ×3× 0.6毫米QFN
24引脚4 ×4× 0.6毫米QFN
32引脚5 ×5× 0.6毫米QFN
48引脚SSOP
48引脚7 ×7× 1.0毫米QFN （带USB ）
CY8C20x96 ：
24引脚4 ×4× 0.6毫米QFN （带USB ）
32引脚5 ×5× 0.6毫米QFN （带USB ）
CY8C20x66 ：
32引脚5 ×5× 0.6毫米QFN
48引脚7 ×7× 1.0毫米QFN （带USB ）
48引脚SSOP
■
■
■
■
■
■
■
■
赛普拉斯半导体公司
文件编号： 001-12696修订版* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年4月24日
[+ ]反馈
CY8C20X36/46/66/96
的PSoC
功能概述
PSoC系列器件包括片上控制器的设备。这些
设备被设计来取代多个基于MCU的传统
一个低成本的单芯片可编程组件
组件。 PSoC器件包含多个可配置的模拟和
数字模块，以及可编程互连。这种架构
允许用户创建定制的外设配置，
以满足每一种具体应用的要求。
此外，一个快速的CPU ，闪存程序存储器， SRAM数据
存储器和可配置的I / O包含在一个范围内
方便的引脚排列。
该架构为这个设备的家庭，如图中
逻辑
框图2页，
由三个主要区域：
核心， CapSense模拟系统和系统资源
（包括一个全速USB端口）。一个通用的，多用途的总线允许
I / O和模拟系统之间的连接。每
CY8C20x36 / 46 / 96分之66 PSoC器件包括一个专用
CapSense模块，提供感应和扫描控制
电路的电容式感测应用。根据不同的
的PSoC包，最多36个通用输入输出（GPIO ）也
包括在内。该GPIO提供了访问MCU和模拟
复用器。
图1.模拟系统框图
IDAC
模拟全局总线
Vr
参考
卜FF器
Cinternal
比较
MUX
MUX
REFS
PSoC核心
PSoC核心是支持丰富的强大引擎
指令集。它包括SRAM用于数据存储，一个
中断控制器，睡眠和看门狗定时器，以及IMO
（内部主振荡器）和ILO （内部低速振荡器） 。
CPU核心，被称为M8C ，是一个功能强大的处理器，
速度高达24 MHz 。该M8C是一个4 -MIPS ， 8位哈佛架构
tecture微处理器。
系统资源提供额外的能力，如
配置USB接口和I2C从/ SPI主从
通讯接口， 3个16位可编程定时器，以及
各种系统复位支持的M8C 。
模拟系统是由CapSense的PSoC模块
而内部1.2V模拟参考，它们共同支持
电容感测的多达36个输入。
CapSenseCounters
CSCLK
IMO
的CapSense
时钟选择
振荡器
模拟多路复用器系统
模拟多路复用器总线可以连接到每个GPIO引脚。引脚是
连接到总线上单独地或以任何组合。公交车
也可连接至模拟系统，用于分析与
CapSense模块比较。
开关控制逻辑电路能够让选定的引脚预充电
连续在硬件控制。这使得电容
测量的应用，如触摸感测。其他
多路复用器的应用包括：
■
■
■
CapSense模拟系统
模拟系统包含电容传感的硬件。
多种硬件算法的支持。这种硬件
执行电容感应和扫描，而无需
的外部元件。电容式传感是配置
每个GPIO管脚。的启用引脚的CapSense扫描的
快速，轻松地完成了多个端口。
复杂的电容式感应接口，如滑块和
触摸板。
芯片级多路复用器，可以从任何I / O引脚的模拟输入。
任何I / O引脚组合之间的交叉点连接。
在设计电容感测应用，指的是
最新的信号与噪声信号电平的要求的应用
注意事项，这可以参见
http://www.cypress.com
＆ GT ;
文档>应用笔记。在一般情况下，除非
在相关应用说明另有说明，最小
对于CapSense应用的信号 - 噪声比（SNR）为5：1 。
文件编号： 001-12696修订版* E
第39 3
[+ ]反馈
CY8C20X36/46/66/96
其它系统资源
系统资源，其中一些列在前面的
部分，提供额外的能力来完成有用
系统。其他资源包括低电压检测和
上电复位。每个系统资源的优点列出
在这里：
■
入门
了解PSoC芯片的最快方法是读取这个数据
工作表，然后使用PSoC Designer集成开发
环境（IDE） 。本数据手册对PSoC的概述
集成电路，并提出了具体的引脚，寄存器和
电气规格。
在深入的信息，以及详细的编程
详细信息，请参见PSoC
可编程系统级芯片
技术参考手册CY8C20x36 / 46 / 96分之66的PSoC
设备。
最多最新的订购，封装和电气规范
信息，请参阅网站上的最新PSoC器件数据表
at
www.cypress.com/psoc 。
I2C从/ SPI主从模块提供50/100/400
通过两条线路kHz的交流。 SPI通信过
三个或四线运行速度为46.9千赫至3兆赫（低级
对于速度较慢的系统时钟） 。
I2C硬件地址识别功能降低
已经低功耗省去
CPU干预，直到分组寻址到目标设备
被接收。
低电压检测（ LVD ）中断可以将信号
应用电压下降时，同时配备先进的POR
（上电复位）电路省去了一个系统
主管。
内部基准为capac-绝对引用
可持续的竞争感。
的寄存器控制的旁路模式允许用户禁用
该LDO 。
标准赛普拉斯的PSoC IDE工具可用于调试
在CY8C20x36 / 46 / 96分之66系列器件。然而，该
附加的迹线长度，并在Flex-最小接地平面
吊舱可以产生噪音的问题，使其难以调试
设计。粘结片上调试的自定义（ OCD ）设备
可在一个48引脚QFN封装。强迫症器件
推荐用于调试的设计具有高电流
和/或较高的模拟精度要求。 QFN封装
是紧凑的，并通过一个高密度连接到ICE
连接器。
■
■
应用笔记
应用笔记有一个很好的介绍了各种
PSoC设计。它们都坐落在这里：
www.cypress.com/psoc 。
在选择应用程序的注意事项
文档标签。
■
■
■
开发套件
PSoC开发套件可在网上从赛普拉斯在
www.cypress.com/shop
并通过越来越多的
区域和全球分销商，其中包括箭头，安富利， Digi-
关键，派睿电子，富昌电子和纽瓦克。
训练
免费的PSoC技术培训（点播，网络研讨会，并
车间）可在网上
www.cypress.com/training 。
该
培训涵盖了各种各样的主题和技能水平，以协助
你在你的设计中。
CYPros顾问
经过认证的PSoC顾问为您提供从技术
协助完成PSoC设计。要联系或成为
的PSoC顾问去
www.cypress.com/cypros 。
解决方案库
请访问我们的成长的解决方案库的设计重点在
www.cypress.com/solutions 。
在这里，你可以找到各种
包括固件和硬件设计中的应用设计
文件，使您可以快速地完成您的设计。
技术支援
对于技术问题的支持，搜索知识库
文章和论坛
www.cypress.com/support 。
如果你不能
找到问题的答案，请致电技术支持1-800-
541-4736.
文件编号： 001-12696修订版* E
第39 4
[+ ]反馈
CY8C20X36/46/66/96
开发工具
的PSoC Designer是微软
基于Windows的集成
对于可编程的开发环境上系统
芯片（的PSoC ）器件。在PSoC Designer IDE和应用
运行在Windows XP和Windows Vista 。
此系统提供了设计数据库管理按项目，
一个与在线仿真器集成调试器，在系统
编程支持，以及内置的第三方assem-支持
的BLER和C编译器。
的PSoC Designer还支持开发的C语言编译器
专为PSoC系列器件。
代码生成工具
的PSoC Designer支持多种第三方C编译器及
装配工。代码生成工具无缝工作中
在PSoC Designer界面已经过测试，采用了全
一系列的调试工具。选择是你的。
装配工。
该编译器允许汇编代码是
与C语言代码无缝地合并。链接库自动使用
绝对地址或编译在相对模式下，和联
与其他软件模块，以实现绝对寻址。
C语言的编译器。
C语言编译器可
支持设备的PSoC系列。该产品允许你
创建用于PSoC系列器件产品的完整C语言程序。
该优化的C编译器提供C的全部功能定制
PSoC架构。他们来完成嵌入式
提供端口和总线操作，标准键盘和库
显示支持，以及扩展的数学功能。
调试器
的PSoC Designer的调试环境，它提供
硬件电路仿真功能，让您在测试程序
同时提供的PSoC的内部观察物理系统
装置。调试器命令允许设计人员阅读和
程序和数据的读写内存，读取和写入I / O
寄存器，读取和写入CPU寄存器，设置和清除突破性
点，以及提供程序运行，暂停和步进控制。该
调试器还允许设计人员创建了一个跟踪缓冲器
关注的寄存器和存储器位置。
在线帮助系统
在线帮助系统显示在线，上下文敏感的帮助
给用户。设计程序和快速参考，每个
功能子系统都有自己的上下文相关帮助。这
系统还提供了教程和链接，常见问题解答和在线
支持论坛，以帮助设计人员开始。
在线仿真器
低成本，高功能在线仿真器（ ICE ）是
可供开发的支持。该硬件有
能力，以单个器件编程。
仿真器包含通过连接到PC的基本单位
USB端口的方式。基本单元是通用的，与经营
所有的PSoC器件。仿真主机的每个器件系列都
可单独购买。仿真主机的地方
在目标板和PSoC器件进行全速（ 24
MHz）的操作。
PSoC Designer软件子系统
系统级视图
系统级视图是一个拖和拖放可视化嵌入式
基于PSoC Express工具系统的设计环境。在这
查看您解决设计问题，你可能会认为以同样的方式
关于系统。选择输入和输出设备基于
系统的要求。添加通信接口和定义
该接口向系统（寄存器） 。定义何时以及如何使用
输出设备改变基于任何国家/所有其他系统
设备。自动根据设计，PSoC Designer会
选择符合您系统中的一个或多个PSoC器件
要求。
的PSoC Designer生成所有嵌入代码，然后编译
与它链接到一个编程文件为特定PSoC器件。
芯片级视图
芯片级视图是一个比较传统的集成开发
环境（IDE ）的基础上的PSoC Designer 4.x的你选择了一个
基本设备一起工作，然后选择不同的机载
模拟和数字元件使用了称为用户模块
PSoC模块。用户模块的例子有ADC，DAC ，
放大器和滤波器。配置用户模块，为您的
选择的应用程序，并将它们互相连接，并在
正确的引脚。然后你生成你的项目。这会在
API和库，你可以用它来编程项目
您的应用程序。
该工具还支持多种组态易发展
tions和动态重新配置。动态重配置
允许在运行时更改配置。
混合设计
可以在系统级视图开始，允许其选择和
配置用户模块，路由和生成代码，然后
切换到芯片级，以便对其进行完全控制导通
片内资源。该项目有着共同的代码，所有的意见
编辑建设者，共同调试，仿真和编程
工具。
文件编号： 001-12696修订版* E
第39 5
[+ ]反馈
CY8C20x46 ， CY8C20x66
的CapSense 应用
特点
■
低功耗的CapSense
TM
块
可配置的电容式感测元件
支持CapSense按钮，滑块组合，
触摸板，触摸屏，和接近传感器
强大的哈佛架构处理器
M8C处理器速度运行，以24兆赫
低功耗的高速
中断控制器
1.71V至5.5V工作电压
温度范围： - 40 ° C至+ 85°C
灵活的片上存储器
两个程序存储大小选项
CY8C20x46 ： 16K闪存
CY8C20x66 ： 32K闪存
50000次擦除/写周期
2048字节SRAM数据存储器
部分闪存更新
灵活的保护模式
在系统内串行编程（ ISSP ）
全速USB （ 12地图）
八单向端点
一个双向控制端点
USB 2.0标准
专用的512字节的缓冲区
内部3.3V输出稳压器
仅适用于48引脚QFN和48引脚SSOP封装
工作电压与USB启用：
3.15到3.45V时，电源电压为3.3V左右
4.35到5.25V时，电源电压为5.0V左右
完备的开发工具
免费的开发工具（的PSoC Designer ）
全功能，在线仿真器和编程器
全速仿真
复杂断点结构
128K跟踪存储器
精密的可编程时钟
内部± 5.0 ％ 6/12/24 MHz的主振荡器
内部低速振荡器在32kHz看门狗和
睡觉
可选的外部32 kHz晶振
对于USB 0.25 ％的精度，无需外部元件
■
■
■
可编程引脚配置
25毫安灌电流上的所有GPIO
拉起，高阻，开漏驱动器上的所有GPIO模式
CMOS驱动模式上的端口0和1
截至上GPIO 36模拟输入
在所有的GPIO可配置的输入
可选，调节数字IO端口1
端口1可配置的输入阈值
3.0V 20 mA的总端口1源电流
5毫安源电流模式上的端口0和1
所有的GPIO端口1热插拔功能
多功能模拟复用器
常见的内部模拟总线
IO组合的同时连接
高PSRR比较
为模拟阵列的低压差稳压器
其它系统资源
2
我C从
可选50千赫， 100千赫，或400千赫
实施不需要时钟延长
实施过程中的睡眠模式与
小于100
A
硬件地址检测
SPI 主机和SPI从机
可配置之间46.9千赫 - 12 MHz的
3个16位定时器
看门狗和休眠定时器
内部参考电压
集成监控电路
封装选项
16引脚3x3的X 0.6毫米QFN
24引脚4×4 X 0.6毫米QFN
32引脚5x5的X 0.6毫米QFN
48引脚7x7的X 1.0毫米QFN （ CY8C20x66只）
48引脚SSOP
■
■
■
■
■
■
赛普拉斯半导体公司
文件编号： 001-12696修订版* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2008年10月13日
[+ ]反馈
CY8C20x46 ， CY8C20x66
的PSoC
功能概述
PSoC系列由许多
与开 - 混合信号阵列
芯片控制器
设备。这些设备被设计为取代
多个传统基于MCU的组件之一，成本低
单芯片可编程组件。 PSoC器件包括：
可配置的模拟和数字模块，以及可编程
互连。这种结构允许用户创建
定制的外设配置，以满足需求
每个单独的应用。此外，一个快速的CPU ，闪存
程序存储器， SRAM数据存储器和可配置的IO是
包括在一系列方便易用的引脚布局。
该架构为这个器件系列，如上图所示，是
由三个主要部分组成：核心， CapSense模拟
系统和系统资源（包括全速USB
端口）。一个通用的，多用途的总线允许IO之间的连接
和模拟系统。每个CY8C20x46 / CY8C20x66的PSoC
装置包括一个专用CapSense模块，它提供
传感和扫描控制电路的电容式感应
应用程序。根据PSoC封装，最多36个通用
通用IO （GPIO）也包括在内。该GPIO提供了访问
到MCU和模拟复用器。
图1.模拟系统框图
IDAC
模拟全局总线
Vr
参考
卜FF器
Cinternal
比较
MUX
MUX
REFS
PSoC核心
PSoC核心是支持丰富的强大引擎
指令集。它包括SRAM用于数据存储，一个
中断控制器，睡眠和看门狗定时器，以及IMO
（内部主振荡器）和ILO （内部低速振荡器） 。
CPU核心，被称为M8C ，是一个功能强大的处理器，
速度高达24 MHz 。的M8C是四MIPS， 8位哈佛
架构的微处理器。
系统资源提供了额外的功能，如config-
urable USB和I2C从/ SPI主从通信
接口， 3个16位可编程定时器，以及各种系统
由M8C支持复位。
模拟系统是由CapSense的PSoC模块
而内部1.2V模拟参考，它们共同支持
电容感测的多达36个输入。
CapSenseCounters
CSCLK
IMO
的CapSense
时钟选择
振荡器
模拟多路系统
模拟多路复用器总线可以连接到每个GPIO引脚。引脚是
连接到总线上单独地或以任何组合。公交车
也可连接至模拟系统，用于分析与
CapSense模块比较。
开关控制逻辑电路能够让选定的引脚预充电continu-
ously下的硬件控制。这使得电容
测量的应用，如触摸感测。其他
多路复用器的应用包括：
■
■
■
CapSense模拟系统
模拟系统包含电容传感的硬件。
多种硬件算法的支持。这种硬件
执行电容感应和扫描，而无需
的外部元件。电容式传感是配置
每个GPIO管脚。的启用引脚的CapSense扫描的
快速，轻松地完成了多个端口。
复杂的电容式感应接口，如滑块和
触摸板。
芯片级多路复用器，可以从任意IO引脚的模拟输入。
任何IO引脚组合之间的交叉点连接。
在设计电容感测应用，请参阅lat-
美国东部时间信号与噪声信号电平要求应用笔记，
这下可以找到
http://www.cypress.com
>>文档
心理状态>>应用笔记。在一般情况下，并且除非另外
明智的相关应用指南指出，最低
对于CapSense应用的信号 - 噪声比（SNR）为5：1 。
文件编号： 001-12696修订版* C
第34 3
[+ ]反馈
CY8C20x46 ， CY8C20x66
其它系统资源
系统资源，其中一些上面已经列，
提供额外的能力来完成系统非常有用。
其他资源包括低电压检测和电源
复位。每一种系统资源的优点列在这里：
■
入门
最快捷的途径了解PSoC芯片是由
阅读本数据手册和使用PSoC Designer集成
开发环境（IDE） 。该数据表的概述
PSoC的集成电路，并提出了具体的引脚，寄存器，
和电气规范。为更深入的信息，以及
详细的编程信息，请参考
的PSoC混色器
信号阵列技术参考手册，
其中可以发现
on
http://www.cypress.com/psoc 。
最多最新的订购，封装和电气规范
信息，请参考上最新的PSoC器件数据表
网址为：
http://www.cypress.com 。
I2C从/ SPI主从模块提供50/100/400
通过两条线路kHz的交流。 SPI通信过
3或4线运行速度为46.9千赫至3兆赫（低级一
速度较慢的系统时钟） 。
I2C硬件地址识别功能降低
已经低功耗省去
CPU干预，直到分组寻址到目标设备
被接收。
低电压检测（ LVD）中断信号可以在应用程序
阳离子电压下降时，同时配备先进的POR
（上电复位）电路省去了一个系统
主管。
内部基准为capac-绝对引用
可持续的竞争感。
在5.5V最大输入， 1.8 / 2.5 / 3V可选的输出，低
差稳压器（ LDO）调节提供了适用于iOS 。一本登记册
控制旁路模式允许用户禁用LDO 。
标准赛普拉斯的PSoC IDE工具可用于调试
在CY8C20x46 / CY8C20x66系列器件。然而，该
附加的迹线长度，并在Flex-最小接地平面
吊舱可以产生噪音的问题，使其难以调试
一个电源的PSoC设计。自定义键合的片上调试
（ OCD ）设备在48引脚QFN封装。强迫症
装置被推荐用于调试的设计，具有高
电流和/或较高的模拟精度要求。该QFN
封装结构紧凑，通过高连接到ICE
密度连接器。
■
开发套件
开发套件可从以下经销商：
Digi-Key询问，安富利，艾睿和未来。赛普拉斯在线商店
包含开发套件， C编译器，以及所有配件
PSoC开发。去赛普拉斯在线商店网站
http://www.cypress.com/shop/ 。
在产品分类点击
PSoC混合信号阵列，查看可用的最新列表
项目。
■
■
■
技术培训模块
免费的PSoC技术培训模块可为用户
新的PSoC 。培训模块涵盖了设计，调试，
先进的模拟和CapSense的。到
http://www.cypress.com/techtrain 。
■
顾问
经过认证的PSoC顾问为您提供从技术
协助完成PSoC设计。要联系或成为
的PSoC顾问去
http://www.cypress.com ，
点击支持
位于该网页的顶部，并选择访问CYPros
咨询顾问。
技术支援
PSoC应用工程师一直引以自豪的快速和准确
反应。它们可以与在四小时保证到达
在响应
http://www.cypress.com/support 。
应用笔记
应用笔记长长的清单可帮助您的每一个方面的
设计工作。要查看PSoC应用笔记，请访问
http://www.cypress.com
网站并选择应用笔记
下位于该网页顶部的文档列表。
应用笔记按日期默认排序。
文件编号： 001-12696修订版* C
第34 4
[+ ]反馈
CY8C20x46 ， CY8C20x66
开发工具
的PSoC Designer 是微软
基于Windows的集成
对于可编程的开发环境上系统
芯片（的PSoC ）器件。在PSoC Designer IDE和应用
运行在Windows XP和Windows Vista 。
此系统提供了设计数据库管理按项目，
一个与在线仿真器集成调试器，在系统
编程支持，以及内置的第三方assem-支持
的BLER和C编译器。
的PSoC Designer还支持开发的C语言编译器
专为PSoC系列器件。
代码生成工具
的PSoC Designer支持多种第三方C编译器及
装配工。代码生成工具无缝工作中
在PSoC Designer界面已经过测试，采用了全
一系列的调试工具。选择是你的。
装配工。
该编译器允许汇编代码是
与C语言代码无缝地合并。链接库自动使用
绝对地址或编译在相对模式下，和联
与其他软件模块，以实现绝对寻址。
C语言的编译器。
C语言编译器可
支持设备的PSoC系列。该产品允许你
创建用于PSoC系列器件产品的完整C语言程序。
该优化的C编译器提供C的全部功能定制
PSoC架构。他们来完成嵌入式
提供端口和总线操作，标准键盘和库
显示支持，以及扩展的数学功能。
调试器
的PSoC Designer的调试环境，它提供
硬件电路仿真功能，让您在测试程序
同时提供的PSoC的内部观察物理系统
装置。调试器命令允许设计人员阅读和
程序和数据的读写内存，读写IO
寄存器，读取和写入CPU寄存器，设置和清除突破性
点，以及提供程序运行，暂停和步进控制。该
调试器还允许设计人员创建了一个跟踪缓冲器
关注的寄存器和存储器位置。
在线帮助系统
在线帮助系统显示在线，上下文敏感的帮助
给用户。设计程序和快速参考，每个
功能子系统都有自己的上下文相关帮助。这
系统还提供了教程和链接，常见问题解答和在线
支持论坛，以帮助设计人员开始。
在线仿真器
低成本，高功能ICE （在线仿真器）是
可供开发的支持。该硬件有
能力，以单个器件编程。
仿真器包含通过连接到PC的基本单位
USB端口的方式。基本单元是通用的，与经营
所有的PSoC器件。仿真主机的每个器件系列都
可单独购买。仿真主机的地方
在目标板和PSoC器件进行全速（ 24
MHz）的操作。
PSoC Designer软件子系统
系统级视图
系统级视图是一个拖和拖放可视化嵌入式
基于PSoC Express工具系统的设计环境。在这
查看您解决设计问题，你可能会认为以同样的方式
关于系统。选择输入和输出设备基于
系统的要求。添加通信接口和定义
该接口向系统（寄存器） 。定义何时以及如何使用
输出设备改变基于任何国家/所有其他系统
设备。自动根据设计，PSoC Designer会
选择匹配一个或多个的PSoC混合信号控制器
您的系统要求。
的PSoC Designer生成所有嵌入代码，然后编译
与它链接到一个编程文件为特定PSoC器件。
芯片级视图
芯片级视图是一个比较传统的集成开发
环境（IDE ）的基础上的PSoC Designer 4.x的你选择了一个
基本设备一起工作，然后选择不同的机载
模拟和数字元件使用了称为用户模块
PSoC模块。用户模块的例子有ADC，DAC ，
放大器和滤波器。配置用户模块，为您的
选择的应用程序，并将它们互相连接，并在
正确的引脚。然后你生成你的项目。这会在
API和库，你可以用它来编程项目
您的应用程序。
该工具还支持多种组态易发展
tions和动态重新配置。动态重配置
允许在运行时更改配置。
混合设计
可以在系统级视图开始，允许其选择和
配置用户模块，路由和生成代码，然后
切换到芯片级，以便对其进行完全控制导通
片内资源。该项目有着共同的代码，所有的意见
编辑建设者，共同调试，仿真和编程
工具。
文件编号： 001-12696修订版* C
第34 5
[+ ]反馈
CapSense应用
特点
■
■
CY8C20X36/46/66/96
1.71V至5.5V工作电压范围
低功耗的CapSense
块
可配置的电容式感测元件
支持CapSense按钮，滑块组合，
触摸板，触摸屏和接近传感器
强大的哈佛架构处理器
M8C处理器速度运行，以24兆赫
低功耗的高速
中断控制器
温度范围： -40 ° C至+ 85°C
灵活的片上存储器
三个程序/数据存储大小的选项：
CY8C20x36 ： 8K闪存/ SRAM 1K
CY8C20x46 ， CY8C20x96 ： 16K闪存/ SRAM 2K
CY8C20x66 ： 32K闪存/ SRAM 2K
50000闪存擦除/写周期
部分闪存更新
灵活的保护模式
在系统内串行编程（ ISSP ）
全速USB
可在CY8C20646 ， CY8C20666 ， CY8C20x96只有
12 Mbps的USB 2.0兼容
八单向端点
一个双向控制端点
专用的512字节的缓冲区
内部调节在3.3V
精密的可编程时钟
内部主振荡器： 6/12/24 MHz的± 5 ％
内部低速振荡器在32kHz看门狗和
睡眠定时器
精密32 kHz振荡器可选外部晶振
对于USB 0.25 ％的精度，无需外部元件
（ CY8C20646 ， CY8C20666 ， CY8C20x96只）
可编程引脚配置
多达36个的GPIO （取决于封装）
双模式GPIO ：所有GPIO支持数字I / O和模拟
输入
25毫安灌电流上的所有GPIO
拉起，高阻，开漏输出模式对所有GPIO
CMOS驱动模式（5 mA输出电流）对端口0和1 ：
20毫安（在3.0V ） P0口的总源电流
20毫安（在3.0V ），端口1的总源电流
可选的，规范的数字I /端口1 O
在端口1上配置的输入阈值
所有端口1 GPIO热插拔功能
■
多功能模拟复用器
常见的内部模拟总线
我同时连接/ O
高PSRR比较
所有模拟资源的低压差稳压器
其它系统资源
I2C从：
可选50千赫， 100千赫，或400千赫
无时钟伸展要求（大多数情况下）
实现在休眠模式下不到
100 A
硬件地址验证
SPI 主机和从机：配置46.9 kHz到12 MHz的
3个16位定时器
看门狗和休眠定时器
内部参考电压
集成监控电路
8位Σ-Δ模拟数字转换器
两个通用的高速，低功耗模拟
比较
完备的开发工具
免费的开发工具（的PSoC Designer ）
全功能，在线仿真器和编程器
全速仿真
复杂断点结构
128K跟踪存储器
封装选项
CY8C20x36 ：
16引脚3 ×3× 0.6毫米QFN
24引脚4 ×4× 0.6毫米QFN
32引脚5 ×5× 0.6毫米QFN
48引脚SSOP
48引脚7 ×7× 1.0毫米QFN
CY8C20x46 ：
16引脚3 ×3× 0.6毫米QFN
24引脚4 ×4× 0.6毫米QFN
32引脚5 ×5× 0.6毫米QFN
48引脚SSOP
48引脚7 ×7× 1.0毫米QFN （带USB ）
CY8C20x96 ：
24引脚4 ×4× 0.6毫米QFN （带USB ）
32引脚5 ×5× 0.6毫米QFN （带USB ）
CY8C20x66 ：
32引脚5 ×5× 0.6毫米QFN
48引脚7 ×7× 1.0毫米QFN （带USB ）
48引脚SSOP
■
■
■
■
■
■
■
■
赛普拉斯半导体公司
文件编号： 001-12696修订版* F
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年9月9日
[+ ]反馈
CY8C20X36/46/66/96
的PSoC
功能概述
PSoC系列器件包括片上控制器的设备。这些
设备被设计来取代多个基于MCU的传统
一个低成本的单芯片可编程组件
组件。 PSoC器件包含多个可配置的模拟和
数字模块，以及可编程互连。这种架构
允许用户创建定制的外设配置，
以满足每一种具体应用的要求。
此外，一个快速的CPU ，闪存程序存储器， SRAM数据
存储器和可配置的I / O包含在一个范围内
方便的引脚排列。
该架构为这个设备的家庭，如图中
逻辑
框图2页，
由三个主要区域：
核心， CapSense模拟系统和系统资源
（包括一个全速USB端口）。一个通用的，多用途的总线允许
I / O和模拟系统之间的连接。每
CY8C20x36 / 46 / 96分之66 PSoC器件包括一个专用
CapSense模块，提供感应和扫描控制
电路的电容式感测应用。根据不同的
的PSoC包，最多36个通用输入输出（GPIO ）也
包括在内。该GPIO提供了访问MCU和模拟
复用器。
图1.模拟系统框图
IDAC
模拟全局总线
Vr
参考
卜FF器
Cinternal
比较
MUX
MUX
REFS
PSoC核心
PSoC核心是支持丰富的强大引擎
指令集。它包括SRAM用于数据存储，一个
中断控制器，睡眠和看门狗定时器，以及IMO
（内部主振荡器）和ILO （内部低速振荡器） 。
CPU核心，被称为M8C ，是一个功能强大的处理器，
速度高达24 MHz 。该M8C是一个4 -MIPS ， 8位哈佛架构
tecture微处理器。
系统资源提供额外的能力，如
配置USB接口和I2C从/ SPI主从
通讯接口， 3个16位可编程定时器，以及
各种系统复位支持的M8C 。
模拟系统是由CapSense的PSoC模块
而内部1.2V模拟参考，它们共同支持
电容感测的多达36个输入。
CapSenseCounters
CSCLK
IMO
的CapSense
时钟选择
振荡器
模拟多路复用器系统
模拟多路复用器总线可以连接到每个GPIO引脚。引脚是
连接到总线上单独地或以任何组合。公交车
也可连接至模拟系统，用于分析与
CapSense模块比较。
开关控制逻辑电路能够让选定的引脚预充电
连续在硬件控制。这使得电容
测量的应用，如触摸感测。其他
多路复用器的应用包括：
■
■
■
CapSense模拟系统
模拟系统包含电容传感的硬件。
多种硬件算法的支持。这种硬件
执行电容感应和扫描，而无需
的外部元件。电容式传感是配置
每个GPIO管脚。的启用引脚的CapSense扫描的
快速，轻松地完成了多个端口。
复杂的电容式感应接口，如滑块和
触摸板。
芯片级多路复用器，可以从任何I / O引脚的模拟输入。
任何I / O引脚组合之间的交叉点连接。
在设计电容感测应用，指的是
最新的信号与噪声信号电平的要求的应用
注意事项，这可以参见
http://www.cypress.com
＆ GT ;
文档>应用笔记。在一般情况下，除非
在相关应用说明另有说明，最小
对于CapSense应用的信号 - 噪声比（SNR）为5：1 。
文件编号： 001-12696修订版* F
第39 3
[+ ]反馈
CY8C20X36/46/66/96
其它系统资源
系统资源，其中一些列在前面的
部分，提供额外的能力来完成有用
系统。其他资源包括低电压检测和
上电复位。每个系统资源的优点列出
在这里：
■
入门
了解PSoC芯片的最快方法是读取这个数据
工作表，然后使用PSoC Designer集成开发
环境（IDE） 。本数据手册对PSoC的概述
集成电路，并提出了具体的引脚，寄存器和
电气规格。
在深入的信息，以及详细的编程
详细信息，请参见PSoC
可编程系统级芯片
技术参考手册CY8C20x36 / 46 / 96分之66的PSoC
设备。
最多最新的订购，封装和电气规范
信息，请参阅网站上的最新PSoC器件数据表
at
www.cypress.com/psoc 。
I2C从/ SPI主从模块提供50/100/400
通过两条线路kHz的交流。 SPI通信过
三个或四线运行速度为46.9千赫至3兆赫（低级
对于速度较慢的系统时钟） 。
I2C硬件地址识别功能降低
已经低功耗省去
CPU干预，直到分组寻址到目标设备
被接收。
低电压检测（ LVD ）中断可以将信号
应用电压下降时，同时配备先进的POR
（上电复位）电路省去了一个系统
主管。
内部基准为capac-绝对引用
可持续的竞争感。
的寄存器控制的旁路模式允许用户禁用
该LDO 。
标准赛普拉斯的PSoC IDE工具可用于调试
在CY8C20x36 / 46 / 96分之66系列器件。然而，该
附加的迹线长度，并在Flex-最小接地平面
吊舱可以产生噪音的问题，使其难以调试
设计。粘结片上调试的自定义（ OCD ）设备
可在一个48引脚QFN封装。强迫症器件
推荐用于调试的设计具有高电流
和/或较高的模拟精度要求。 QFN封装
是紧凑的，并通过一个高密度连接到ICE
连接器。
■
■
应用笔记
应用笔记有一个很好的介绍了各种
PSoC设计。它们都坐落在这里：
www.cypress.com/psoc 。
在选择应用程序的注意事项
文档标签。
■
■
■
开发套件
PSoC开发套件可在网上从赛普拉斯在
www.cypress.com/shop
并通过越来越多的
区域和全球分销商，其中包括箭头，安富利， Digi-
关键，派睿电子，富昌电子和纽瓦克。
训练
免费的PSoC技术培训（点播，网络研讨会，并
车间）可在网上
www.cypress.com/training 。
该
培训涵盖了各种各样的主题和技能水平，以协助
你在你的设计中。
CYPros顾问
经过认证的PSoC顾问为您提供从技术
协助完成PSoC设计。要联系或成为
的PSoC顾问去
www.cypress.com/cypros 。
解决方案库
请访问我们的成长的解决方案库的设计重点在
www.cypress.com/solutions 。
在这里，你可以找到各种
包括固件和硬件设计中的应用设计
文件，使您可以快速地完成您的设计。
技术支援
对于技术问题的支持，搜索知识库
文章和论坛
www.cypress.com/support 。
如果你不能
找到问题的答案，请致电技术支持1-800-
541-4736.
文件编号： 001-12696修订版* F
第39 4
[+ ]反馈
CY8C20X36/46/66/96
开发工具
的PSoC Designer是微软
基于Windows的集成
对于可编程的开发环境上系统
芯片（的PSoC ）器件。在PSoC Designer IDE和应用
运行在Windows XP和Windows Vista 。
此系统提供了设计数据库管理按项目，
一个与在线仿真器集成调试器，在系统
编程支持，以及内置的第三方assem-支持
的BLER和C编译器。
的PSoC Designer还支持开发的C语言编译器
专为PSoC系列器件。
代码生成工具
的PSoC Designer支持多种第三方C编译器及
装配工。代码生成工具无缝工作中
在PSoC Designer界面已经过测试，采用了全
一系列的调试工具。选择是你的。
装配工。
该编译器允许汇编代码是
与C语言代码无缝地合并。链接库自动使用
绝对地址或编译在相对模式下，和联
与其他软件模块，以实现绝对寻址。
C语言的编译器。
C语言编译器可
支持设备的PSoC系列。该产品允许你
创建用于PSoC系列器件产品的完整C语言程序。
该优化的C编译器提供C的全部功能定制
PSoC架构。他们来完成嵌入式
提供端口和总线操作，标准键盘和库
显示支持，以及扩展的数学功能。
调试器
的PSoC Designer的调试环境，它提供
硬件电路仿真功能，让您在测试程序
同时提供的PSoC的内部观察物理系统
装置。调试器命令允许设计人员阅读和
程序和数据的读写内存，读取和写入I / O
寄存器，读取和写入CPU寄存器，设置和清除突破性
点，以及提供程序运行，暂停和步进控制。该
调试器还允许设计人员创建了一个跟踪缓冲器
关注的寄存器和存储器位置。
在线帮助系统
在线帮助系统显示在线，上下文敏感的帮助
给用户。设计程序和快速参考，每个
功能子系统都有自己的上下文相关帮助。这
系统还提供了教程和链接，常见问题解答和在线
支持论坛，以帮助设计人员开始。
在线仿真器
低成本，高功能在线仿真器（ ICE ）是
可供开发的支持。该硬件有
能力，以单个器件编程。
仿真器包含通过连接到PC的基本单位
USB端口的方式。基本单元是通用的，与经营
所有的PSoC器件。仿真主机的每个器件系列都
可单独购买。仿真主机的地方
在目标板和PSoC器件进行全速（ 24
MHz）的操作。
PSoC Designer软件子系统
系统级视图
系统级视图是一个拖和拖放可视化嵌入式
基于PSoC Express工具系统的设计环境。在这
查看您解决设计问题，你可能会认为以同样的方式
关于系统。选择输入和输出设备基于
系统的要求。添加通信接口和定义
该接口向系统（寄存器） 。定义何时以及如何使用
输出设备改变基于任何国家/所有其他系统
设备。自动根据设计，PSoC Designer会
选择符合您系统中的一个或多个PSoC器件
要求。
的PSoC Designer生成所有嵌入代码，然后编译
与它链接到一个编程文件为特定PSoC器件。
芯片级视图
芯片级视图是一个比较传统的集成开发
环境（IDE ）的基础上的PSoC Designer 4.x的你选择了一个
基本设备一起工作，然后选择不同的机载
模拟和数字元件使用了称为用户模块
PSoC模块。用户模块的例子有ADC，DAC ，
放大器和滤波器。配置用户模块，为您的
选择的应用程序，并将它们互相连接，并在
正确的引脚。然后你生成你的项目。这会在
API和库，你可以用它来编程项目
您的应用程序。
该工具还支持多种组态易发展
tions和动态重新配置。动态重配置
允许在运行时更改配置。
混合设计
可以在系统级视图开始，允许其选择和
配置用户模块，路由和生成代码，然后
切换到芯片级，以便对其进行完全控制导通
片内资源。该项目有着共同的代码，所有的意见
编辑建设者，共同调试，仿真和编程
工具。
文件编号： 001-12696修订版* F
第39 5
[+ ]反馈
QQ：2881677436 复制
