CY7C66013C ， CY7C66113C
全速USB （ 12 Mbps）的外设
控制器，集成集线器
特点
■
■
■
■
■
■
■
改进的输出驱动器，以减少电磁干扰
（EMI）的
从4.0V - 5.5V的直流工作电压
从0 ° -70 °C工作温度
CY7C66013C采用48引脚SSOP （ -PVXC ）封装
在56引脚QFN封装或56引脚SSOP封装CY7C66113C （ -PVXC ）
套餐
行业标准的编程支持
带有集成全速USB外设微控制器
USB HUB
非常适合用于USB化合物设备，诸如键盘
枢纽功能
8位的USB微控制器优化的
哈佛架构
6 MHz的外部时钟源
12 MHz内部CPU时钟
48 MHz内部时钟中心
内部存储器
256字节的RAM
8 KB的PROM
综合Master和Slave我
2
C兼容型控制器（ 100
千赫） ，通过通用IO （ GPIO）引脚启用
硬件辅助并行接口（高致病性禽流感）进行数据传输
到外部设备
IO端口
三个GPIO端口（端口0 2 ）能够吸收每8毫安
引脚（典型值）
额外的GPIO端口（端口3 ）能够下沉为12 mA
每个引脚（典型值）的高电流要求：发光二极管
更高的电流驱动器可实现通过连接多个GPIO
引脚连接在一起以驱动一个共同的输出
每个GPIO端口配置为内部上拉UPS输入
或开漏输出或传统CMOS输出
数模转换（ DAC），具有可编程口
可在CY7C66113C BLE灌电流输出DE-
副
可屏蔽中断所有的IO引脚
12位自由运行定时器， 1微秒的时钟滴答
看门狗定时器（ WDT ）
内部上电复位（ POR ）
USB符合规范
符合USB规范1.1版
符合USB HID规范，版本1.1
支持具有多达五个用户的一个或两个设备的地址
配置端点
最多两个8字节的控制端点
最多4个8字节数据端点
最多两个32字节的数据终端
集成的USB收发器
支持四个下行USB端口
GPIO引脚为每个单独的电源控制输出
下游USB端口
GPIO引脚提供个人口过电流输入的每个
下游USB端口
■
■
功能概述
该CY7C66013C和CY7C66113C是复合设备
以全速USB微控制器结合使用USB
枢纽。每个器件非常适合的组合外设
用集线器功能，如键盘集线器功能。 8位
一次性可编程微控制器具有12 Mbps的USB
集线器支持多达四个下行端口。
■
■
■
GPIO
该CY7C66013C设有29个GPIO引脚，支持USB和
其他应用程序。 IO引脚分为四个端口
（ P0 [ 7：0]中，P1 [7：0 ] ，P [7：0 ]，P3 [ 4：0] ）被配置每个端口，其中
作为输入，内部上拉跌宕，开漏输出或传统
CMOS输出。端口0-2的额定电压为每引脚8 mA（典型值）
灌电流。端口3引脚的额定电压为每销12 mA（典型值）接收器
目前，它允许这些引脚来驱动LED 。多个GPIO
销连接在一起以驱动一个单一的输出为多
驱动电流能力。此外，每个IO引脚用于
产生GPIO中断微控制器。所有的GPIO
中断都有着相同的“ GPIO ”中断向量。
该CY7C66113C有31 GPIO管脚（ P0 [ 7：0]中，P1 [7： 0]， P2 [ 7：0] ，
P3[6:0]).
■
■
■
■
DAC
该CY7C66113C有一个额外的端口P4 [7：0 ] ，其特点是
另外8个可编程吸电流IO引脚（ DAC ） 。一切
DAC引脚包括一个集成的14 - kΩ上拉电阻。当一个
“1”被写入到一个DAC的IO引脚，输出电流吸收器被禁用
和输出引脚由内部上拉电阻驱动为高电平。
当“0”被写入到一个DAC的IO引脚，所述内部上拉是
禁用和输出引脚提供的编程量
灌电流。一个DAC IO引脚用作输入与内部
通过写“1”到脚往上拉。
吸收电流为每个DAC IO引脚被单独编程
使用专用ISINK寄存器16的一个值。位DAC
DAC [ 1：0]用作高电流输出与可编程
下沉3.2 16 mA（典型值）电流范围。数模转换器DAC的比特[7： 2]
具有0.2至1.0 mA的可编程电流吸收范围
（典型值） 。多个DAC引脚被连接在一起，以驱动一个
单路输出，需要更多的灌电流能力。每个IO
销是用来生成一个DAC中断向微控制器。
此外，中断极性每个DAC的IO引脚都可被单独
可编程的。
赛普拉斯半导体公司
文件编号： 38-08024牧师* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2008年2月19日
[+ ]反馈
CY7C66013C ， CY7C66113C
时钟
该微控制器采用外部6 MHz的晶振和
内部振荡器，以提供一个参考基于内部PLL
时钟发生器。该技术允许客户应用
使用廉价的6MHz的基本晶体，降低
时钟有关的噪声辐射（EMI ） 。一个PLL时钟发生器
提供了用于分配的6,12和48兆赫的时钟信号
在微控制器。
中断
该微控制器支持在11屏蔽中断
向量中断控制器。中断源，包括128
μs
从自由运行定时器（第6位）和1.024毫秒（第9位）输出，
五个USB端点， USB集线器，该DAC接口， GPIO端口，
与我
2
IC兼容主控模式接口。定时器位
产生中断（如果使能）时，该位由低'0'切换
到HIGH ' 1 '的USB端点中断USB主机有后
写入数据到端点FIFO或USB控制器后，
发送一个数据包到USB主机。该DAC端口有一个
掩蔽的附加电平，允许用户选择哪个
DAC的输入导致DAC中断。 GPIO端口也有
屏蔽选择哪个GPIO输入的水平导致GPIO
中断。为了进一步提高灵活性，输入极性转换的
引起中断是可编程的DAC的每个销
端口。输入转换极性编程为每个GPIO端口
作为端口配置的一部分。中断极性可
上升沿（ '0 '变为'1 '）或下降沿（ '1'到'0'） 。
内存
该CY7C66013C和CY7C66113C有8 KB的PROM 。
上电复位，看门狗和自由运行定时器
这些部件包括上电复位逻辑，看门狗定时器和一个12位自由运行
定时器。在POR电路检测当电源被施加到
装置中，将复位逻辑到一个已知的状态，并开始执行
在PROM地址为0x0000的指令。 WDT被用来
确保了微控制器的一段后的恢复
不活动。固件可能成为不活动的各种
原因，包括在代码或硬件故障，例如错误
因为等待一个永远不会发生中断。
USB
该CY7C66013C和CY7C66113C包括一个集成的USB
串行接口引擎（SIE ），支持的集成外设
数常量和集线器控制器功能。硬件支持最高
同为一个设备地址至两个USB设备地址
集线器（两个端点），以及化合物的设备地址
设备（ 3端点） 。在SIE使USB主机
与轮毂和功能集成到通信
微控制器。该器件包括一个1： 1 4中继集线器
上游端口和四个下行端口。该USB集线器允许
通过使用下游端口的电源管理控制
GPIO引脚由用户固件分配。用户具有
跟单勾搭下游端口一起选项
对电源管理标签，或提供功率
管理每个端口具有四对功率管理的
销。
I
2
C和HAPI接口
微控制器与外部通信，电子
通过GPIO引脚。我的
2
IC兼容接口accommo-
日期与外部装置100 kHz的串行链路。也有
辅助并行接口（高致病性禽流感）硬件将数据传送到
外部设备。
定时器
自由运行的12位定时器时钟频率为1 MHz时提供了两种
中断源， 128
μs
和1.024毫秒。该计时器是用来
通过测量一个事件在固件控制下的持续时间
读取计时器的事件的开始和之后的事件是
完整的。两个读数之间的差表示
持续时间在微秒事件。高四位的
计时器被锁存到内部寄存器时，固件
读出的低8位。从上四位居然读
从内部寄存器中读取，而不是定时器数据。这
功能无需固件尝试，如果补偿
高四位之后的下8立即递增
位被读取。
文件编号： 38-08024牧师* C
第58 2
[+ ]反馈
CY7C66013C ， CY7C66113C
销刀豆网络gurations
图1. CY7C66013C 48引脚SSOP和CY7C66113C 56引脚SSOP
顶视图
CY7C66013C
48引脚SSOP
XTALOUT
XTALIN
V
REF
P1[3]
P1[5]
P1[7]
P3[1]
D+[0]
D–[0]
P3[3]
GND
D+[1]
D–[1]
P2[1]
D+[2]
D–[2]
P2[3]
P2[5]
P2[7]
GND
P0[7]
P0[5]
P0[3]
P0[1]
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
V
CC
P1[1]
P1[0]
P1[2]
P1[4]
P1[6]
P3[0]
D–[3]
D+[3]
P3[2]
GND
P3[4]
D–[4]
D+[4]
P2[0]
P2[2]
GND
P2[4]
P2[6]
V
PP
P0[0]
P0[2]
P0[4]
P0[6]
XTALOUT
XTALIN
V
REF
P1[3]
P1[5]
P1[7]
P3[1]
D+[0]
D–[0]
P3[3]
GND
P3[5]
D+[1]
D–[1]
P2[1]
D+[2]
D–[2]
P2[3]
P2[5]
P2[7]
DAC[7]
P0[7]
P0[5]
P0[3]
P0[1]
DAC[5]
DAC[3]
DAC[1]
CY7C66113C
56引脚SSOP
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
V
CC
P1[1]
P1[0]
P1[2]
P1[4]
P1[6]
P3[0]
D–[3]
D+[3]
P3[2]
P3[4]
D–[4]
D+[4]
P3[6]
P2[0]
P2[2]
GND
P2[4]
P2[6]
DAC[0]
V
PP
P0[0]
P0[2]
P0[4]
P0[6]
DAC[2]
DAC[4]
DAC[6]
文件编号： 38-08024牧师* C
第58 4
[+ ]反馈
CY7C66013C ， CY7C66113C
图2. CY7C66113C 56引脚QFN封装引脚分配
XTALOUT
XTALIN
D+[0]
56
P1[1]
P1[0]
P1[2]
P1[4]
P1[6]
P3[1]
55
P1[7]
54
P1[5]
53
P1[3]
52
VREF
51
VCC
50
49
48
47
46
45
44
43
D-[0]
P3[3]
GND
P3[5]
D+[1]
D–[1]
P2[1]
D+[2]
D–[2]
P2[3]
P2[5]
P2[7]
DAC[7]
P0[7]
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
42
41
40
39
38
P3[0]
D–[3]
D+[3]
P3[2]
P3[4]
D–[4]
D+[4]
P3[6]
P2[0]
P2[2]
GND
P2[4]
P2[6]
DAC[0]
CY7C66113C
56引脚QFN
37
36
35
34
33
32
31
30
29
文件编号： 38-08024牧师* C
P0[5]
P0[3]
P0[1]
DAC[5]
DAC[3]
DAC[1]
DAC[6]
DAC[4]
DAC[2]
P0[6]
P0[4]
P0[2]
P0[0]
VPP
第58 5
[+ ]反馈
QQ：2881677436 复制
