CY7C4282
CY7C4292
64K / 128K ×9深同步FIFO的使用
重传和深度扩展
特点
高速，低功耗，先入先出（ FIFO ）
回忆
64K × 9 （ CY7C4282 ）
128K × 9 （ CY7C4292 ）
0.5微米CMOS工艺，以获得最佳速度/功耗
高速，接近零延迟的（真正的双端口
存储单元） ， 100 - MHz工作频率（ 10纳秒读取/写入
周期时间）
低功耗
—
I
CC
= 40毫安
—
I
SB
= 2毫安
完全异步和同步读写
手术
空，满和可编程几乎空
几乎满状态标志
TTL兼容
重传功能
输出使能（ OE ）引脚
独立的读写使能引脚
支持自由运行的50％占空比的时钟输入
宽度扩展能力
通过令牌传递深度扩展能力
方案（无需外部逻辑必须）
64引脚10 × 10 STQFP
功能说明
该CY7C4282 / CY7C4292是高速，低功耗， FIFO
回忆时钟读写接口。所有器件
有9位。该CY7C4282 / CY7C4292可
级联增加FIFO深度。可编程特性
包括几乎满/殆空标志。这些FIFO提供
对于各种各样的数据缓冲需求的解决方案，包括
高速数据采集，多处理器接口，视频
和通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由自由振荡时钟（ WCLK ）和一个控制
写使能引脚（ WEN） 。
重传和同步殆满/殆空标志
功能都可以在这些设备上。
深度扩展，可以使用级联输入（十一）
级联输出（ XO ） ，和第1负载（ FL ）引脚。在XO引脚
连接到下一个设备的第十一引脚，和的XO销
的最后一个设备应当连接到第一的第十一引脚
装置。第一个设备的FL引脚连接到VSS和FL
所有剩余的设备的引脚应连接到V
CC
.
当文被声明时，数据被写入到FIFO的
在WCLK信号的上升沿。虽然温保持有效，数据
被不断地写入到每个循环的FIFO中。输出
端口由一个自由运行读取控制以类似的方式
时钟（ RCLK ）和读使能引脚（ REN） 。此外，该
CY7C4282 / 92有一个输出使能引脚（ OE ） 。读取和
写时钟可连接在一起的单时钟操作或
两个时钟可以独立地为异步运行
读/写的应用程序。时钟频率高达100 MHz的
可以实现的。
D
0-8
输入
注册
逻辑框图
WCLK文
旗
节目
注册
写
控制
FF
旗
逻辑
双端口
RAM阵列
64K ×9
128K ×9
读
指针
EF
PAE
PAF / XO
写
指针
RS
RESET
逻辑
FL / RT
XI / LD
PAF / XO
扩张
逻辑
三态
输出寄存器
OE
Q
0
8
读
控制
RCLK任
赛普拉斯半导体公司
文件编号： 38-06009牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年8月21日
CY7C4282
CY7C4292
STQFP
顶视图
引脚配置
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
WCLK
XI / LD
GND
N / C
N / C
N / C
N / C
N / C
V
CC
N / C
N / C
Q
8
Q
7
GND
Q
6
N / C
选购指南
7C4282/92-10
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电源电流（I
CC
)
广告
产业
CY7C4282
密度
包
64K ×9
64引脚10×10 STQFP
128K ×9
64引脚10×10 STQFP
100
8
10
3
0.5
8
40
45
CY7C4292
7C4282/92-15
66.7
10
15
4
1
10
40
7C4282/92-25
40
15
25
6
1
15
40
单位
兆赫
ns
ns
ns
ns
ns
mA
引脚德网络nitions
信号
名字
D
0
8
Q
0
8
文
任
WCLK
描述
数据输入
数据输出
写使能
读使能
写时钟
I / O
I
数据输入9位的总线。
O
数据输出的9位总线。
I
唯一的写使能时，设备被配置为具有可编程的标志。
数据
写在WCLK的低到高的转变时，文中断言和FF高。
I
使设备的读操作。
任志强必须被拉低，让读
操作。
I
上升沿时钟数据写入FIFO ，当温低， FIFO未满。
当
LD被认定， WCLK将数据写入到可编程标志偏移寄存器。
描述
文件编号： 38-06009牧师* B
D
1
D
0
N / C
N / C
N / C
V
CC
PAF / XO
PAE
N / C
N / C
N / C
N / C
N / C
GND
任
RCLK
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
文
RS
D
8
D
7
D
6
N / C
N / C
N / C
N / C
N / C
N / C
N / C
D
5
D
4
D
3
D
2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
CY7C4282
CY7C4292
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
Q
5
Q
4
GND
Q
3
Q
2
V
CC
Q
1
Q
0
GND
N / C
FF
EF
OE
GND
FL / RT
N / C
第16页2
CY7C4282
CY7C4292
引脚德网络nitions
信号
名字
RCLK
EF
FF
PAE
PAF / XO
描述
读时钟
空标志
满标志
可编程
几乎是空的
I / O
描述
I
边缘时钟上升沿数据从FIFO中，当REN低， FIFO不为空。
当LD为低电平时， RCLK读出的数据的可编程标志偏移寄存器。
O
当EF为低电平时， FIFO为空。
EF同步到RCLK 。
O
当FF为低电平时， FIFO满。
FF同步到WCLK 。
O
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值
编程到FIFO中。
PAE被同步到RCLK 。
可编程
O
双模式引脚。
级联 - 连接到下一个器件的十一。没有级联 - 当PAF是
几乎全/
低电平时，FIFO几乎充满基于编程到FIFO中的几乎满的偏移值。
扩展输出
PAF被同步到WCLK 。
首先加载/
重发
I
双模式引脚。
级联 - 菊花链的第一个设备将有FL连接到V
SS
;所有
其他设备将有FL连接到V
CC
。在标准模式或宽度扩大，佛罗里达州绑
到V
SS
在所有设备上。没有级联 - 重发功能可在单机模式
通过选通RT 。
I
双模式引脚。
级联 - 连接到以前的设备XO 。没有级联 - LD是
用于写入或读出可编程标志偏移寄存器。 LD必须在被拉低
复位，使独立或宽度扩展操作。如果可编程的偏置寄存器
访问不是必需的， LD ，可以直接连接到RS 。
I
当OE为低电平时，FIFO的数据输出驱动它们所连接的总线。
If
OE为高电平时， FIFO的输出为高阻态（高阻）状态。
I
重置设备以空状态。
最初的读或写操作之前，需要进行重置
上电后。
在FIFO的复位， XI / LD引脚的状态决定
如果使用深度扩展操作。深度拓展
操作中， XI / LD是联系在一起的下一个设备的XO 。请参阅“深度
扩展配置“，
网络连接gure 3 。
对于独立或
宽度扩展配置， XI / LD引脚必须置
复位时低。
有一个0 - ns的保持时间要求的XI / LD组态
配给在RS的无效边缘。这允许用户以配合
XI / LD为RS直接用于应用程序不需要访问
到标志偏移寄存器。
FL / RT
XI / LD
扩张
输入/负载
OE
RS
OUTPUT ENABLE
RESET
功能说明
（续）
该CY7C4282 / 92提供了4个状态引脚：空，满，
可编程几乎是空白，而可编程几乎满。
在几乎空/几乎满标志是可编程的，
一个字的粒度。可编程标志默认
空+ 7和全-7。
该标志是同步的，也就是说，它们改变状态相
无论是读出时钟（ RCLK ）或写入时钟（ WCLK ） 。当
进入或退出空和近空状态时，
标志由RCLK完全更新。该标志表示
几乎满和全州由WCLK专门更新。
同步标志建筑保证标志
保持其状态为至少一个周期
所有的配置都采用了先进的0.5μ制造
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
FIFO操作
当文被置为低电平和FF为高电平时，数据存在
在D
0–8
销被写入到FIFO的每个上升沿
在WCLK信号。同样，当任志强被置为低电平
EF是高电平，在FIFO存储器中的数据将被呈现
在Q
0–8
输出。新的数据将在每个上升沿介绍
RCLK的边缘，而任志强是积极的。任志强必须建立吨
ENS
RCLK之前，它是一个有效的读取功能。文必须发生
t
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0–8
输出时， OE为有效。当OE启用（ LOW ）
在输出寄存器中的数据将提供给Q
0–8
输出
吨后
OE
。如果设备级联时， OE功能仅
上被读使能FIFO的输出数据。
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
0–8
输出
即使额外的读取发生。
架构
该CY7C4282 / 92由64K到128K字的数组
的每个9位（由SRAM的双端口阵列实现
细胞），一个读指针，写指针，控制信号（ RCLK ，
WCLK ，任，文， RS ） ，和标志（ EF ， PAE ， PAF ， FF ） 。
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
08
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
其默认状态下，用户不能读取或写入，而RS是
低。所有的标志都保证有效吨
RSF
取RS后
低。
文件编号： 38-06009牧师* B
第16页3
CY7C4282
CY7C4292
程序设计
当LD在复位过程中保持低电平时，该引脚为负载（ LD ）
启用标志抵消编程。在此配置中， LD
可用于访问的四个9位偏移所含的寄存器
在CY7C4282 / CY7C4292用于写入或读取数据
这些寄存器。
当该设备被配置为可编程标志和
无论LD和温低，头低到高的转变
的WCLK写入数据从数据输入到空偏移
至少显著位（LSB）进行注册。第二，第三，和
WCLK的存储数据在第四低到高转变
空偏移最显著位（ MSB ）寄存器，充分抵消LSB
注册，并充分抵消MSB寄存器，分别在LD
和温低。第五低到高的转变
WCLK而LD和温都低写入的数据为空
LSB重新注册。
图1
显示寄存器的大小和
缺省值的不同类型的设备。
64K × 9
8
7
空偏移（ LSB）注册。
默认值= 007H
应的偏移量寄存器和读出之间的差
和写指针。
表1.书面偏移寄存器
LD
0
文
0
WCLK
[1]
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
0
1
1
0
1
1
无操作
128K × 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
8
7
0
（MSB）
默认值= 000H
8
0
（MSB）
默认值= 000H
由空偏移至少显著位所形成的数
注册和空失调最显著位寄存器
称为n和确定的PAE的操作。 PAE是
同步到RCLK由一个低到高的转变
触发器是低电平时， FIFO包含n个或更少的未读
话。 PAE设置高乘的低到高的转变
RCLK当FIFO中包含第（n + 1 ）或更大的未读单词。
通过充分抵消至少显著位所形成的数
注册和充分抵消最显著位寄存器被称为
如米，并确定血小板活化因子的操作。 PAF是同步的
的发布到WCLK的低到高的转变由一个触发器
并置为低电平时的未读的字在FIFO的数量
大于或CY7C4282 （64K - 米）等于和
CY7C4292 （ 128K - 米） 。 PAF就为高由低到高
WCLK过渡时可用内存的数量
位置是大于m 。
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
0
（MSB）
默认值= 000H
8
0
（MSB）
默认值= 000H
图1.偏移寄存器地址和默认值
这是没有必要写入到所有的偏移量寄存器在同一时间。
的偏移寄存器的子集，可写的;然后，通过将
劳工处输入高电平时， FIFO返回到正常的读和
写操作。下一次LD被拉低，写
在接下来的操作将数据存储在偏移寄存器序列。
的偏移寄存器中的内容可以被读取到数据
输出时， LD为低和REN低。低到高
RCLK的转换读取寄存器的内容到数据输出。
写入和读出不应该同时上执行
偏移寄存器。
可编程标志（ PAE ， PAF ）操作
无论是标志偏移寄存器的编程方式
在描述
表1
或使用默认值，则
可编程几乎空标志（ PAE ）和可编程
几乎满标志（ PAF）的状态是由它们的对决定
标志操作
该CY7C4282 / CY7C4292设备提供了四种标志引脚
表示的FIFO内容的条件。全旗工作
同步。
满标志
的满标志（ FF）将变为低电平时，器件的完整。写
操作被禁止，只要FF是低不管
温状态。 FF同步到WCLK ，即，它是的排除
由WCLK的每个上升沿sively更新。
空标志
空标志（ EF）将变为低电平时，该设备是空的。
读操作被禁止，只要EF为低，
不管任志强的状态。 EF同步到RCLK ，
也就是说，它是专门更新由RCLK的每个上升沿。
注意：
1.同样的选择顺序适用于从寄存器读取。任志强被启用和读是在RCLK的低到高的跳变进行。
文件编号： 38-06009牧师* B
第16页4
CY7C4282
CY7C4292
可编程几乎空/几乎满标志
该CY7C4282 / CY7C4292具有可编程几乎
空的，几乎满标志。每个标志可被编程
（在编程一节中所述）的特定距离
从相应的边界标志（空或满） 。当
的FIFO中包含的词或更少的量，数
标志已经被编程， PAF或PAE会
断言，表示FIFO或者是几乎全部或
几乎是空的。看
表2
对于可编程的说明
FL AGS 。
表2.状态标志
词FIFO数
CY7C4282
0
1
n
[2]
[3]
65535
CY7C4292
0
1
n
[2]
m)
[3]
以131071
第（n + 1）至（ 131072
(m + 1))
(131072
131072
FF
H
H
H
H
L
PAF
H
H
H
L
L
PAE
L
L
H
H
H
EF
L
H
H
H
H
第（n + 1）至（ 65536
(m + 1))
(65536
m)
65536
重发
传输的数据包时，重发的功能是有益的
的数据。它使数据的接收到由被确认
在接收器和重传，如果有必要的。
重传（ RT ）输入有效的单机和
宽度扩展模式。重发功能是为
使用时，其数目等于或小于所述深度的写入
FIFO的发生与至少一个字已经
读自上的RS的循环。在RT高脉冲复位
内部读指针FIFO的第一个物理位置。
WCLK和RCLK可以自由运行，但必须禁止
期间和T
RTR
后重发脉冲。随着每一个有效
读周期重发，以前访问过的数据被读取后，
和读出指针被牵连，直到它等于该写
指针。标志由的相对位置约束
读写指针和重发过程中被更新
周期。活化室温后写入FIFO数据传输
mitted也。 FIFO的全部深度，可反复
重发。
宽度扩展配置
字宽可简单地通过连接，对应增加
相应的输入控制多个设备的信号。
一种复合标志应用于每个端点的创建
状态标志（ EF和FF ） 。部分状态标志（ PAE和
PAF）可从任何一台设备来检测。
图2
demon-
strates通过使用两个CY7C4282 / 92一个18位字宽。任何
字宽度可以通过添加额外的可获得
CY7C4282/92.
当CY7C4282 / 92是在一个宽度方向放大组态
日粮中，读使能（ REN）控制输入可以接地
（见
图2）。
在该结构中，负载（LD）的引脚设置为
低复位时使销操作为控制加载和
阅读可编程标志偏移。
注意事项：
2， N =空偏移（N = 7的默认值） 。
3， M =完全补偿（M = 7的默认值） 。
文件编号： 38-06009牧师* B
第16页5
CY7C4282
CY7C4292
64K / 128K ×9深同步FIFO的使用
重传和深度扩展
特点
高速，低功耗，先入先出（ FIFO ）
回忆
64K × 9 （ CY7C4282 ）
128K × 9 （ CY7C4292 ）
0.5微米CMOS工艺，以获得最佳速度/功耗
高速，接近零延迟的（真正的双端口
存储单元） ， 100 - MHz工作频率（ 10纳秒读取/写入
周期时间）
低功耗
—
I
CC
= 40毫安
—
I
SB
= 2毫安
完全异步和同步读写
手术
空，满和可编程几乎空
几乎满状态标志
TTL兼容
重传功能
输出使能（ OE ）引脚
独立的读写使能引脚
支持自由运行的50％占空比的时钟输入
宽度扩展能力
通过令牌传递深度扩展能力
方案（无需外部逻辑必须）
64引脚10 × 10 STQFP
功能说明
该CY7C4282 / CY7C4292是高速，低功耗， FIFO
回忆时钟读写接口。所有器件
有9位。该CY7C4282 / CY7C4292可
级联增加FIFO深度。可编程特性
包括几乎满/殆空标志。这些FIFO提供
对于各种各样的数据缓冲需求的解决方案，包括
高速数据采集，多处理器接口，视频
和通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由自由振荡时钟（ WCLK ）和一个控制
写使能引脚（ WEN） 。
重传和同步殆满/殆空标志
功能都可以在这些设备上。
深度扩展，可以使用级联输入（十一）
级联输出（ XO ） ，和第1负载（ FL ）引脚。在XO引脚
连接到下一个设备的第十一引脚，和的XO销
的最后一个设备应当连接到第一的第十一引脚
装置。第一个设备的FL引脚连接到VSS和FL
所有剩余的设备的引脚应连接到V
CC
.
当文被声明时，数据被写入到FIFO的
在WCLK信号的上升沿。虽然温保持有效，数据
被不断地写入到每个循环的FIFO中。输出
端口由一个自由运行读取控制以类似的方式
时钟（ RCLK ）和读使能引脚（ REN） 。此外，该
CY7C4282 / 92有一个输出使能引脚（ OE ） 。读取和
写时钟可连接在一起的单时钟操作或
两个时钟可以独立地为异步运行
读/写的应用程序。时钟频率高达100 MHz的
可以实现的。
D
0-8
输入
注册
逻辑框图
WCLK文
旗
节目
注册
写
控制
FF
旗
逻辑
双端口
RAM阵列
64K ×9
128K ×9
读
指针
EF
PAE
PAF / XO
写
指针
RS
RESET
逻辑
FL / RT
XI / LD
PAF / XO
扩张
逻辑
三态
输出寄存器
OE
Q
0
8
读
控制
RCLK任
赛普拉斯半导体公司
文件编号： 38-06009牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年8月21日
CY7C4282
CY7C4292
STQFP
顶视图
引脚配置
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
WCLK
XI / LD
GND
N / C
N / C
N / C
N / C
N / C
V
CC
N / C
N / C
Q
8
Q
7
GND
Q
6
N / C
选购指南
7C4282/92-10
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电源电流（I
CC
)
广告
产业
CY7C4282
密度
包
64K ×9
64引脚10×10 STQFP
128K ×9
64引脚10×10 STQFP
100
8
10
3
0.5
8
40
45
CY7C4292
7C4282/92-15
66.7
10
15
4
1
10
40
7C4282/92-25
40
15
25
6
1
15
40
单位
兆赫
ns
ns
ns
ns
ns
mA
引脚德网络nitions
信号
名字
D
0
8
Q
0
8
文
任
WCLK
描述
数据输入
数据输出
写使能
读使能
写时钟
I / O
I
数据输入9位的总线。
O
数据输出的9位总线。
I
唯一的写使能时，设备被配置为具有可编程的标志。
数据
写在WCLK的低到高的转变时，文中断言和FF高。
I
使设备的读操作。
任志强必须被拉低，让读
操作。
I
上升沿时钟数据写入FIFO ，当温低， FIFO未满。
当
LD被认定， WCLK将数据写入到可编程标志偏移寄存器。
描述
文件编号： 38-06009牧师* B
D
1
D
0
N / C
N / C
N / C
V
CC
PAF / XO
PAE
N / C
N / C
N / C
N / C
N / C
GND
任
RCLK
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
文
RS
D
8
D
7
D
6
N / C
N / C
N / C
N / C
N / C
N / C
N / C
D
5
D
4
D
3
D
2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
CY7C4282
CY7C4292
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
Q
5
Q
4
GND
Q
3
Q
2
V
CC
Q
1
Q
0
GND
N / C
FF
EF
OE
GND
FL / RT
N / C
第16页2
CY7C4282
CY7C4292
引脚德网络nitions
信号
名字
RCLK
EF
FF
PAE
PAF / XO
描述
读时钟
空标志
满标志
可编程
几乎是空的
I / O
描述
I
边缘时钟上升沿数据从FIFO中，当REN低， FIFO不为空。
当LD为低电平时， RCLK读出的数据的可编程标志偏移寄存器。
O
当EF为低电平时， FIFO为空。
EF同步到RCLK 。
O
当FF为低电平时， FIFO满。
FF同步到WCLK 。
O
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值
编程到FIFO中。
PAE被同步到RCLK 。
可编程
O
双模式引脚。
级联 - 连接到下一个器件的十一。没有级联 - 当PAF是
几乎全/
低电平时，FIFO几乎充满基于编程到FIFO中的几乎满的偏移值。
扩展输出
PAF被同步到WCLK 。
首先加载/
重发
I
双模式引脚。
级联 - 菊花链的第一个设备将有FL连接到V
SS
;所有
其他设备将有FL连接到V
CC
。在标准模式或宽度扩大，佛罗里达州绑
到V
SS
在所有设备上。没有级联 - 重发功能可在单机模式
通过选通RT 。
I
双模式引脚。
级联 - 连接到以前的设备XO 。没有级联 - LD是
用于写入或读出可编程标志偏移寄存器。 LD必须在被拉低
复位，使独立或宽度扩展操作。如果可编程的偏置寄存器
访问不是必需的， LD ，可以直接连接到RS 。
I
当OE为低电平时，FIFO的数据输出驱动它们所连接的总线。
If
OE为高电平时， FIFO的输出为高阻态（高阻）状态。
I
重置设备以空状态。
最初的读或写操作之前，需要进行重置
上电后。
在FIFO的复位， XI / LD引脚的状态决定
如果使用深度扩展操作。深度拓展
操作中， XI / LD是联系在一起的下一个设备的XO 。请参阅“深度
扩展配置“，
网络连接gure 3 。
对于独立或
宽度扩展配置， XI / LD引脚必须置
复位时低。
有一个0 - ns的保持时间要求的XI / LD组态
配给在RS的无效边缘。这允许用户以配合
XI / LD为RS直接用于应用程序不需要访问
到标志偏移寄存器。
FL / RT
XI / LD
扩张
输入/负载
OE
RS
OUTPUT ENABLE
RESET
功能说明
（续）
该CY7C4282 / 92提供了4个状态引脚：空，满，
可编程几乎是空白，而可编程几乎满。
在几乎空/几乎满标志是可编程的，
一个字的粒度。可编程标志默认
空+ 7和全-7。
该标志是同步的，也就是说，它们改变状态相
无论是读出时钟（ RCLK ）或写入时钟（ WCLK ） 。当
进入或退出空和近空状态时，
标志由RCLK完全更新。该标志表示
几乎满和全州由WCLK专门更新。
同步标志建筑保证标志
保持其状态为至少一个周期
所有的配置都采用了先进的0.5μ制造
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
FIFO操作
当文被置为低电平和FF为高电平时，数据存在
在D
0–8
销被写入到FIFO的每个上升沿
在WCLK信号。同样，当任志强被置为低电平
EF是高电平，在FIFO存储器中的数据将被呈现
在Q
0–8
输出。新的数据将在每个上升沿介绍
RCLK的边缘，而任志强是积极的。任志强必须建立吨
ENS
RCLK之前，它是一个有效的读取功能。文必须发生
t
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0–8
输出时， OE为有效。当OE启用（ LOW ）
在输出寄存器中的数据将提供给Q
0–8
输出
吨后
OE
。如果设备级联时， OE功能仅
上被读使能FIFO的输出数据。
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
0–8
输出
即使额外的读取发生。
架构
该CY7C4282 / 92由64K到128K字的数组
的每个9位（由SRAM的双端口阵列实现
细胞），一个读指针，写指针，控制信号（ RCLK ，
WCLK ，任，文， RS ） ，和标志（ EF ， PAE ， PAF ， FF ） 。
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
08
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
其默认状态下，用户不能读取或写入，而RS是
低。所有的标志都保证有效吨
RSF
取RS后
低。
文件编号： 38-06009牧师* B
第16页3
CY7C4282
CY7C4292
程序设计
当LD在复位过程中保持低电平时，该引脚为负载（ LD ）
启用标志抵消编程。在此配置中， LD
可用于访问的四个9位偏移所含的寄存器
在CY7C4282 / CY7C4292用于写入或读取数据
这些寄存器。
当该设备被配置为可编程标志和
无论LD和温低，头低到高的转变
的WCLK写入数据从数据输入到空偏移
至少显著位（LSB）进行注册。第二，第三，和
WCLK的存储数据在第四低到高转变
空偏移最显著位（ MSB ）寄存器，充分抵消LSB
注册，并充分抵消MSB寄存器，分别在LD
和温低。第五低到高的转变
WCLK而LD和温都低写入的数据为空
LSB重新注册。
图1
显示寄存器的大小和
缺省值的不同类型的设备。
64K × 9
8
7
空偏移（ LSB）注册。
默认值= 007H
应的偏移量寄存器和读出之间的差
和写指针。
表1.书面偏移寄存器
LD
0
文
0
WCLK
[1]
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
0
1
1
0
1
1
无操作
128K × 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
8
7
0
（MSB）
默认值= 000H
8
0
（MSB）
默认值= 000H
由空偏移至少显著位所形成的数
注册和空失调最显著位寄存器
称为n和确定的PAE的操作。 PAE是
同步到RCLK由一个低到高的转变
触发器是低电平时， FIFO包含n个或更少的未读
话。 PAE设置高乘的低到高的转变
RCLK当FIFO中包含第（n + 1 ）或更大的未读单词。
通过充分抵消至少显著位所形成的数
注册和充分抵消最显著位寄存器被称为
如米，并确定血小板活化因子的操作。 PAF是同步的
的发布到WCLK的低到高的转变由一个触发器
并置为低电平时的未读的字在FIFO的数量
大于或CY7C4282 （64K - 米）等于和
CY7C4292 （ 128K - 米） 。 PAF就为高由低到高
WCLK过渡时可用内存的数量
位置是大于m 。
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
0
（MSB）
默认值= 000H
8
0
（MSB）
默认值= 000H
图1.偏移寄存器地址和默认值
这是没有必要写入到所有的偏移量寄存器在同一时间。
的偏移寄存器的子集，可写的;然后，通过将
劳工处输入高电平时， FIFO返回到正常的读和
写操作。下一次LD被拉低，写
在接下来的操作将数据存储在偏移寄存器序列。
的偏移寄存器中的内容可以被读取到数据
输出时， LD为低和REN低。低到高
RCLK的转换读取寄存器的内容到数据输出。
写入和读出不应该同时上执行
偏移寄存器。
可编程标志（ PAE ， PAF ）操作
无论是标志偏移寄存器的编程方式
在描述
表1
或使用默认值，则
可编程几乎空标志（ PAE ）和可编程
几乎满标志（ PAF）的状态是由它们的对决定
标志操作
该CY7C4282 / CY7C4292设备提供了四种标志引脚
表示的FIFO内容的条件。全旗工作
同步。
满标志
的满标志（ FF）将变为低电平时，器件的完整。写
操作被禁止，只要FF是低不管
温状态。 FF同步到WCLK ，即，它是的排除
由WCLK的每个上升沿sively更新。
空标志
空标志（ EF）将变为低电平时，该设备是空的。
读操作被禁止，只要EF为低，
不管任志强的状态。 EF同步到RCLK ，
也就是说，它是专门更新由RCLK的每个上升沿。
注意：
1.同样的选择顺序适用于从寄存器读取。任志强被启用和读是在RCLK的低到高的跳变进行。
文件编号： 38-06009牧师* B
第16页4
CY7C4282
CY7C4292
可编程几乎空/几乎满标志
该CY7C4282 / CY7C4292具有可编程几乎
空的，几乎满标志。每个标志可被编程
（在编程一节中所述）的特定距离
从相应的边界标志（空或满） 。当
的FIFO中包含的词或更少的量，数
标志已经被编程， PAF或PAE会
断言，表示FIFO或者是几乎全部或
几乎是空的。看
表2
对于可编程的说明
FL AGS 。
表2.状态标志
词FIFO数
CY7C4282
0
1
n
[2]
[3]
65535
CY7C4292
0
1
n
[2]
m)
[3]
以131071
第（n + 1）至（ 131072
(m + 1))
(131072
131072
FF
H
H
H
H
L
PAF
H
H
H
L
L
PAE
L
L
H
H
H
EF
L
H
H
H
H
第（n + 1）至（ 65536
(m + 1))
(65536
m)
65536
重发
传输的数据包时，重发的功能是有益的
的数据。它使数据的接收到由被确认
在接收器和重传，如果有必要的。
重传（ RT ）输入有效的单机和
宽度扩展模式。重发功能是为
使用时，其数目等于或小于所述深度的写入
FIFO的发生与至少一个字已经
读自上的RS的循环。在RT高脉冲复位
内部读指针FIFO的第一个物理位置。
WCLK和RCLK可以自由运行，但必须禁止
期间和T
RTR
后重发脉冲。随着每一个有效
读周期重发，以前访问过的数据被读取后，
和读出指针被牵连，直到它等于该写
指针。标志由的相对位置约束
读写指针和重发过程中被更新
周期。活化室温后写入FIFO数据传输
mitted也。 FIFO的全部深度，可反复
重发。
宽度扩展配置
字宽可简单地通过连接，对应增加
相应的输入控制多个设备的信号。
一种复合标志应用于每个端点的创建
状态标志（ EF和FF ） 。部分状态标志（ PAE和
PAF）可从任何一台设备来检测。
图2
demon-
strates通过使用两个CY7C4282 / 92一个18位字宽。任何
字宽度可以通过添加额外的可获得
CY7C4282/92.
当CY7C4282 / 92是在一个宽度方向放大组态
日粮中，读使能（ REN）控制输入可以接地
（见
图2）。
在该结构中，负载（LD）的引脚设置为
低复位时使销操作为控制加载和
阅读可编程标志偏移。
注意事项：
2， N =空偏移（N = 7的默认值） 。
3， M =完全补偿（M = 7的默认值） 。
文件编号： 38-06009牧师* B
第16页5
QQ：2881677436 复制
