【】,IC型号CY7C4282V-15ASC,CY7C4282V-15ASC PDF资料,CY7C4282V-15ASC经销商,ic,电子元器件-51电子网

CY7C4282V

CY7C4292V

64K / 128K ×9低压深同步FIFO的

与重传和深度扩展

特点

低功耗，易操作3.3V

融入低压系统

高速，低功耗，先入先出（ FIFO ）

回忆

64K × 9 （ CY7C4282V ）

128K × 9 （ CY7C4292V ）

0.35微米CMOS工艺，以获得最佳速度/功耗

高速，接近零延迟的（真正的双端口

存储单元）， 100 - MHz工作频率（ 10纳秒读取/写入

周期时间）

低功耗

—

= 25毫安

—

= 6毫安

完全异步和同步读写

手术

空，满和可编程几乎空

几乎满状态标志

重传功能

输出使能（ OE ）引脚

独立的读写使能引脚

支持自由运行的50％占空比的时钟输入

宽度扩展能力

通过令牌传递深度扩展能力

方案（无需外部逻辑必须）

64引脚10 × 10 STQFP

为CY7C4282 / 92引脚兼容3.3V的解决方案

功能说明

该CY7C4282V / 92V是高速，低功耗， FIFO

回忆时钟读写接口。所有器件

有9位。该CY7C4282V / 92V可级联

增加FIFO深度。可编程特性包括几乎

全/近空标志。这些FIFO提供了一个解决方案

各种各样的数据缓冲的需要，包括高速数据

采集，多处理器接口，视频和通信

系统蒸发散缓冲。

这些FIFO中有9位的输入和输出端口是

由单独的时钟和使能信号来控制。输入端口

由一个自由运行的时钟（ WCLK ）和写控制

使能引脚（ WEN）。

重传和同步殆满/殆空标志

功能都可以在这些设备上。

深度扩展，可以使用级联输入（十一）

级联输出（ XO ），和第1负载（ FL ）引脚。在XO引脚

连接到下一个设备的第十一引脚，和的XO销

的最后一个设备应当连接到第一的第十一引脚

装置。第一个设备的FL引脚连接到VSS和FL

所有剩余的设备的引脚应连接到VCC

当文被声明时，数据被写入到FIFO的

在WCLK信号的上升沿。虽然温保持有效，数据

被不断地写入到每个循环的FIFO中。输出

端口由一个自由运行读取控制以类似的方式

时钟（ RCLK ）和读使能引脚（ REN）。此外，该

CY7C4282V / 92V有输出使能引脚（ OE ）。读

和写时钟可连接在一起的单时钟

操作或两个时钟可以独立于运行

异步读/写应用程序。时钟频率高达

67兆赫是可以实现的。

逻辑框图

0–8

输入

WCLK文

旗

节目

写

控制

旗

逻辑

双端口

RAM阵列

64K ×9

128K ×9

读

指针

PAE

PAF / XO

写

指针

RESET

逻辑

FL / RT

XI / LD

PAF / XO

扩张

逻辑

三态

输出寄存器

读

控制

RCLK任

赛普拉斯半导体公司

文件编号： 38-06014牧师* B

3901北一街

圣荷西

CA 95134

408-943-2600

修订后的2003年8月22日

CY7C4282V

CY7C4292V

WCLK

XI / LD

GND

N / C

GND

N / C

STQFP

顶视图

引脚配置

选购指南

7C4282V/92V-10

最大频率

最大访问时间

最小周期时间

最小数据或使建立

最小数据或保持启用

最大国旗延迟

有源电源电流（I

）商业

产业

CY7C4282V

密度

包

64k × 9

64引脚10 × 10 TQFP

128k × 9

64引脚10 × 10 TQFP

100

3.5

7C4282V/92V-15

66.7

CY7C4292V

7C4282V/92V-25

单位

兆赫

引脚德网络nitions

信号名称

文

任

WCLK

RCLK

描述

数据输入

数据输出

写使能

读使能

写时钟

读时钟

空标志

I / O

数据输入9位的总线。

数据输出的9位总线。

唯一的写使能时，设备被配置为具有可编程的标志。

数据

写在WCLK的低到高的转变时，文中断言和FF高。

使设备的读操作。

任志强必须被拉低，让读

操作。

上升沿时钟数据写入FIFO ，当温低， FIFO未满。

当LD被断言， WCLK将数据写入到可编程标志偏移寄存器。

上升沿时钟数据从FIFO中取出时，REN为LOW和FIFO没有

空。

当LD为低电平时， RCLK读出的数据的可编程标志偏移寄存器。

当EF为低电平时， FIFO为空。

EF同步到RCLK 。

描述

文件编号： 38-06014牧师* B

N / C

PAF / XO

PAE

N / C

GND

任

RCLK

文

N / C

CY7C4282V

CY7C4292V

GND

N / C

GND

FL / RT

N / C

分页： 15 2

CY7C4282V

CY7C4292V

引脚德网络nitions

（续）

PAE

PAF / XO

满标志

可编程

几乎是空的

可编程

几乎全/

扩张

产量

首先加载/

重发

当FF为低电平时， FIFO满。

FF同步到WCLK 。

当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值

编程到FIFO中。

PAE被同步到RCLK 。

双模式引脚。

级联 - 连接到下一个器件的十一。没有级联 - 当

PAF为低电平时，FIFO几乎满的基础上编入了几乎完整的偏移值

FIFO。 PAF被同步到WCLK 。

双模式引脚。

级联 - 菊花链的第一个设备将有FL连接到V

;

所有其他设备都已经FL连接到V

。在标准模式或宽度扩大，佛罗里达州

被连接到V

在所有设备上。没有级联 - 重传功能是可用

单机模式被选通RT 。

双模式引脚。

级联 - 连接到以前的设备XO 。没有级联 -

LD是用来写入或读出可编程标志偏移寄存器。 LD必须置

复位时低，使独立或宽度扩展操作。如果可编程

偏移寄存器的访问不是必需的， LD ，可以直接连接到RS 。

当OE为低电平时，FIFO的数据输出驱动到它们的母线

连接。

如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。

重置设备以空状态。

之前的初始读或写操作需要复位

上电后运行。

有一个0 - ns的保持时间要求的XI / LD组态

配给在RS的无效边缘。这允许用户以配合

XI / LD为RS直接用于应用程序不需要访问

到标志偏移寄存器。

FL / RT

XI / LD

扩张

输入/负载

OUTPUT ENABLE

RESET

功能说明

（续）

该CY7C4282V / 92V提供了4个状态引脚：空，满，

可编程几乎是空白，而可编程几乎满。

在几乎空/几乎满标志是可编程的，

一个字的粒度。可编程标志默认

空+ 7和全-7。

该标志是同步的，也就是说，它们改变状态相

无论是读出时钟（ RCLK ）或写入时钟（ WCLK ）。当

进入或退出空和近空状态时，

标志由RCLK完全更新。该标志表示

几乎满和全州由WCLK专门更新。

同步标志建筑保证标志

保持其状态为至少一个周期

所有的配置都采用了先进的制造0.35米

CMOS技术。输入ESD保护大于

2001V ，并且闩锁，防止通过使用保护环。

FIFO操作

当文被置为低电平和FF为高电平时，数据存在

在D

0-8

销被写入到FIFO的每个上升沿

在WCLK信号。同样，当任志强被置为低电平

EF是高电平，在FIFO存储器中的数据将被呈现

在Q

0-8

输出。新的数据将在每个上升沿介绍

RCLK的边缘，而任志强是积极的。任志强必须建立吨

ENS

RCLK之前，它是一个有效的读取功能。文必须发生

ENS

WCLK之前，它是一个有效的写功能。

输出使能（ OE ）引脚提供给三态的Q

0-8

输出时， OE为有效。当OE启用（ LOW ）

在输出寄存器中的数据将提供给Q

0-8

输出

吨后

。如果设备级联时， OE功能仅

上被读使能FIFO的输出数据。

FIFO中包含溢出电路不允许附加

当写入FIFO满，和下溢电路不允许

另外，当读取FIFO为空。 FIFO为空

保持在其Q的最后一个有效读出的数据

0-8

输出

即使额外的读取发生。

架构

该CY7C4282V / 92V由64K到128K的数组

的每个9位字（由一个双端口阵列实现

SRAM单元），一个读指针，写指针，控制信号

（ RCLK ， WCLK ，任，文， RS ），和标志（ EF ， PAE ， PAF ， FF ）。

复位FIFO

在上电时，在FIFO必须用复位来复位（RS）

周期。这使得FIFO进入空状态

由EF为低所指。所有数据输出（Q

0 - 8

）变低

RSF

经过RS的上升沿。为了在FIFO复位

其默认状态下，用户不能读取或写入，而RS是

低。所有的标志都保证有效吨

RSF

取RS后

低。

在FIFO的复位， XI / LD引脚的状态决定

如果使用深度扩展操作。深度拓展

操作中， XI / LD是联系在一起的下一个设备的XO 。请参阅“深度 -

扩展配置“，

网络连接gure 3 。

对于独立或

宽度扩展配置， XI / LD引脚必须置

复位时低。

文件编号： 38-06014牧师* B

程序设计

当LD在复位过程中保持低电平时，该引脚为负载

启用（ LD）为标志的偏移编程。在此配置中，

LD可以被用于访问4 9位的偏移寄存器

用于写入或读出的数据中包含的CY7C4282V / 92V

这些寄存器。

当该设备被配置为可编程标志和

无论LD和温低，头低到高的转变

的WCLK写入数据从数据输入到空偏移

至少显著位（LSB）进行注册。第二，第三，和

WCLK的存储数据在第四低到高转变

空偏移最显著位（ MSB ）寄存器，充分抵消LSB

第15 3

CY7C4282V

CY7C4292V

和温低。第五低到高的转变

WCLK而LD和温都低写入的数据为空

LSB重新注册。

图1

显示寄存器的大小和

缺省值的不同类型的设备。

64K × 9

空偏移（ LSB）注册。

默认值= 007H

128K × 9

空偏移（ LSB）注册。

默认值= 007H

由空偏移至少显著位所形成的数

注册和空失调最显著位寄存器

被称为

并且确定PAE的操作。 PAE是

同步到RCLK由一个低到高的转变

触发器是低电平时， FIFO包含n个或更少的未读

话。 PAE设置高乘的低到高的转变

RCLK当FIFO中包含第（n + 1 ）或更大的未读单词。

通过充分抵消至少显著位所形成的数

注册和充分抵消最显著位寄存器被称为

并确定血小板活化因子的操作。 PAF是同步的

的发布到WCLK的低到高的转变由一个触发器

并置为低电平时的未读的字在FIFO的数量

大于或CY7C4282V （64K - 米）等于和

CY7C4292V （ 128K - 米）。 PAF就为高由低到

WCLK高转换时，可用数

存储器位置是大于m 。

（MSB）

默认值= 000H

（MSB）

默认值= 000H

全偏移（ LSB ）注册

默认值= 007H

全偏移（ LSB ）注册

默认值= 007H

标志操作

（MSB）

默认值= 000H

（MSB）

默认值= 000H

该CY7C4282V / 92V器件提供4引脚标志指示

的FIFO内容的条件。全旗工作同步的

nously 。

图1.偏移寄存器地址和默认值

这是没有必要写入到所有的偏移量寄存器在同一时间。

的偏移寄存器的子集，可写的;然后，通过将

劳工处输入高电平时， FIFO返回到正常的读和

写操作。下一次LD被拉低，写

在接下来的操作将数据存储在偏移寄存器序列。

的偏移寄存器中的内容可以被读取到数据

输出时， LD为低和REN低。低到高

RCLK的转换读取寄存器的内容到数据输出。

写入和读出不应该同时上执行

偏移寄存器。

可编程标志（ PAE ， PAF ）操作

无论是标志偏移寄存器的编程方式

在描述

表1

或使用默认值，则

可编程几乎空标志（ PAE ）和可编程

几乎满标志（ PAF）的状态是由它们的对决定

应的偏移量寄存器和读出之间的差

和写指针。

表1.书面偏移寄存器

文

WCLK

[1]

选择

空偏移（ LSB ）

空偏移（ MSB ）

全偏移（ LSB ）

全偏移（ MSB ）

无操作

写入FIFO

无操作

满标志

的满标志（ FF）将变为低电平时，器件的完整。写

操作被禁止，只要FF是低不管

温状态。 FF同步到WCLK ，即，它是的排除

由WCLK的每个上升沿sively更新。

空标志

空标志（ EF）将变为低电平时，该设备是空的。

读操作被禁止，只要EF为低，

不管任志强的状态。 EF同步到RCLK ，

也就是说，它是专门更新由RCLK的每个上升沿。

可编程几乎空/几乎满标志

该CY7C4282V / 92V具有可编程几乎空

和几乎满标志。每个标志可被编程

（在编程一节中所述）的特定距离

从相应的边界标志（空或满）。当

的FIFO中包含的词或更少的量，数

标志已经被编程， PAF或PAE会

断言，表示FIFO或者是几乎全部或

几乎是空的。看

表2

对于可编程的说明

FL AGS 。

注意：

1.同样的选择顺序适用于从寄存器读取。任志强被启用和读是在RCLK的低到高的跳变进行。

文件编号： 38-06014牧师* B

第15 4

CY7C4282V

CY7C4292V

表2.状态标志

词FIFO数

CY7C4282V

1n的

[2]

第（n + 1）至（ 65536

(m + 1))

(65536

65536

[3]

65535

1n的

[2]

第（n + 1）至（ 131072

(m + 1))

(131072

131072

[3]

以131071

CY7C4292V

PAF

PAE

重发

传输的数据包时，重发的功能是有益的

的数据。它使数据的接收到由被确认

在接收器和重传，如果有必要的。

重传（ RT ）输入有效的独立和宽度

扩张模式。重发功能是为使用

当一个数写入的等于或小于的深度

FIFO中时有发生，并至少有一个字已被读出

自从上次的RS循环。在RT高脉冲复位内部

读出指针存储到FIFO的该第一物理位置。 WCLK

和RCLK可自由运行，但必须在被禁用

和T

RTR

后重发脉冲。随着每一个有效的读周期

重传之后，先前访问的数据被读出和读出的

指针递增，直到它等于写指针。旗

通过的相对位置被支配的读写

指针和在重发周期被更新。数据

RT激活后写入FIFO传送也。

FIFO的全部深度，可反复重发。

宽度扩展配置

字宽可简单地通过连接，对应增加

应的多个设备的输入控制信号。一

复合标志应用于每个端点的创建

状态标志（ EF和FF ）。部分状态标志（ PAE和

PAF）可从任何一台设备来检测。

图2

demon-

strates通过使用两个CY7C4282V / 92V一个18位字宽。任何

字宽度可以通过添加额外的可获得

CY7C4282V/92V.

当CY7C4282V / 92V是在一个宽度扩展组态

日粮中，读使能（ REN）控制输入可以接地

（见

图2）。

在该结构中，负载（LD）的引脚设置为

低复位时使销操作为控制加载和

阅读可编程标志偏移。

复位（RS）

数据输入（D ）

复位（RS）

读时钟（ RCLK ）

写时钟（ WCLK ）

写使能（ WEN ）

LOAD （ LD ）

可编程（ PAE）的

半满标志（ HF ）

7C4282V

7C4292V

7C4282V

7C4292V

可编程（ PAF ）

读使能（ REN）

输出使能（ OE ）

空标志（ EF ）

满标志（ FF ）

数据输出（ Q）

首先加载（ FL ）

扩展IN（十一）

首先加载（ FL ）

扩展IN（十一）

图的64K × 9 / 128K × 9低压深同步FIFO存储器2.框图

用在宽度 - 扩展配置

注意事项：

2， N =空偏移（N = 7的默认值）。

3， M =完全补偿（M = 7的默认值）。

文件编号： 38-06014牧师* B

第15个5

CY7C4282V

CY7C4292V

64K / 128Kx9低压深同步FIFO的

W /重传&纵深拓展

特点

低功耗，易操作3.3V

融入低压系统

高速，低功耗，先入先出（ FIFO ）

回忆

64K ×9 （ CY7C4282V ）

128K ×9 （ CY7C4292V ）

0.35微米CMOS工艺，以获得最佳速度/功耗

高速，零延迟（真正的双端口

存储单元）， 100 - MHz工作频率（ 10纳秒读取/写入

周期时间）

低功耗

—

= 25毫安

—

= 6毫安

完全异步和同步读写

手术

空，满，可编程几乎空和AL-

最全的状态标志

重传功能

输出使能（ OE ）引脚

独立的读写使能引脚

支持自由运行的50％占空比的时钟输入

宽度扩展能力

通过令牌传递深度扩展能力

方案（无需外部逻辑必须）

64引脚10×10 STQFP

为CY7C4282 / 92引脚兼容3.3V的解决方案

功能说明

该CY7C4282V / 92V是高速，低功耗，先在一线

出（FIFO ）存储器与时钟频率的读写接口。

所有器件均9位宽。该CY7C4282V / 92V可磁带式

caded增加FIFO深度。可编程特性包括：

几乎全/近空标志。这些FIFO提供解决方案

对于各种各样的数据缓冲的需要，包括高速数据

采集，多处理器接口，视频和通信

缓冲。

这些FIFO中有9位的输入和输出端口是CON-

由独立的时钟受控和使能信号。输入端口是

通过一个自由运行的时钟（ WCLK ）和写使能控制

销（ WEN）。

重传和同步殆满/殆空标志

功能都可以在这些设备上。

深度扩展可以使用级联输入（Ⅺ），磁带式

凯德输出（ XO ），和第1负载（ FL ）引脚。在XO管脚连接

到下一个设备的第十一引脚，最后装置的XO销

应连接至所述第一设备的第十一引脚。的的FL销

第一个设备是连接到V

和所有其余设备的FL销

应该连接到V

当文被声明时，数据被写入到FIFO的

在WCLK信号的上升沿。虽然温保持有效，数据

被不断地写入到每个循环的FIFO中。输出

端口由一个自由运行读取控制以类似的方式

时钟（ RCLK ）和读使能引脚（ REN）。此外，该

CY7C4282V / 92V有输出使能引脚（ OE ）。读

和写时钟可连接在一起的单时钟操作

或两个时钟可用于异步独立运行

读/写的应用程序。时钟频率高达67 MHz的

可以实现的。

逻辑框图

输入

WCLK文

旗

节目

写

控制

旗

逻辑

双端口

RAM阵列

64K ×9

128K ×9

读

指针

PAE

PAF / XO

写

指针

RESET

逻辑

FL / RT

XI / LD

PAF / XO

扩张

逻辑

三态

输出寄存器

读

控制

RCLK任

4282V–1

赛普拉斯半导体公司

3901北一街

圣荷西

CA 95134

408-943-2600

1999年10月18日

CY7C4282V

CY7C4292V

引脚配置

WCLK

XI / LD

GND

N / C

GND

N / C

STQFP

顶视图

文

N / C

CY7C4282V

CY7C4292V

GND

N / C

GND

FL / RT

N / C

4282V–2

功能说明

（续）

该CY7C4282V / 92V提供了4个状态引脚：空，满，

可编程几乎是空白，而可编程几乎满。

在几乎空/几乎满标志是可编程的，以赎罪

GLE字粒度。可编程标志默认为EMP-

一节+ 7和全-7。

该标志是同步的，也就是说，它们改变状态相

无论是读出时钟（ RCLK ）或写入时钟（ WCLK ）。当

选购指南

7C4282V/92V-10

最大频率（MHz ）

最大访问时间（纳秒）

最小周期时间（纳秒）

最小数据或启用设置（ NS ）

最小的数据或使保持（ NS ）

最大国旗延迟（ns ）

有源电力供应

电流（I

）（MA ）

产业

100

3.5

7C4282V/92V-15

66.7

7C4282V/92V-25

N / C

PAF / XO

PAE

N / C

GND

任

RCLK

进入或退出空和近空状态时，

标志由RCLK完全更新。该标志表示

几乎满和全州由WCLK专门更新。

同步标志建筑保证标志

保持其状态为至少一个周期

所有的配置都采用了先进的0.35μ制

CMOS技术。输入ESD保护大于

2001V ，并且闩锁，防止通过使用保护环。

CY7C4282V

密度

包

64K ×9

64引脚TQFP 10×10

CY7C4292V

128K ×9

64引脚TQFP 10×10

CY7C4282V

CY7C4292V

引脚德网络nitions

信号名称

文

任

WCLK

RCLK

PAE

PAF / XO

描述

数据输入

数据输出

写使能

读使能

写时钟

读时钟

空标志

满标志

可编程

几乎是空的

可编程

几乎全/

扩张

产量

首先加载/

重发

I / O

数据输入9位的总线。

数据输出的9位总线。

唯一的写使能时，设备被配置为具有可编程的标志。数据

写在WCLK的低到高的转变时，文中断言和FF高。

使设备的读操作。任志强必须被拉低，让读

操作。

上升沿时钟数据写入FIFO ，当温低， FIFO未满。

当LD被断言， WCLK将数据写入到可编程标志偏移寄存器。

边缘时钟上升沿数据从FIFO中，当REN低， FIFO不为空。

当LD为低电平时， RCLK读出的数据的可编程标志偏移寄存器。

当EF为低电平时， FIFO为空。 EF同步到RCLK 。

当FF为低电平时， FIFO满。 FF同步到WCLK 。

当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值亲

编程到FIFO。 PAE被同步到RCLK 。

双模式引脚：

级联 - 连接到下一个器件的十一。

没有级联 - 当PAF为低电平时， FIFO几乎满的基础上几乎完全偏移值

编程到FIFO中。 PAF被同步到WCLK 。

双模式引脚：

级联 - 菊花链的第一个设备将有FL连接到V

;所有其他设备

将有FL连接到V

。在标准模式或宽度扩大，佛罗里达州是连接到V

在所有设备上。

没有级联 - 重发功能可在单独由选通模式

RT 。

双模式引脚：

级联 - 连接到以前的设备XO 。

没有级联 - LD用来写入或读出可编程标志偏移寄存器。 LD

复位时，必须置为低电平，使独立或宽度扩展操作。

如果可编程的偏置寄存器的访问不是必需的， LD可以直接连接至RS 。

当OE是低电平时，FIFO的数据输出驱动到它们连接 - 公交车

ED 。如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。

重置设备以空状态。之前的初始读或写操作需要复位

上电后运行。

静电放电电压........................................... >2001V

（每MIL -STD -883方法3015 ）

闩锁电流.............................................. ....... >200毫安

描述

FL / RT

XI / LD

扩大在 -

把/负载

OUTPUT ENABLE

RESET

最大额定值

（以上其中有用寿命可能受到损害。对于用户指南 -

线，没有测试。）

储存温度

....................................... 65

C至+150

环境温度与

电源的应用

.................................................... 55

C至+ 125

电源电压对地电位..........- 0.5V至V

+0.5V

直流电压应用到输出的

在高Z状态

..............................................0.5V

到V

+0.5V

直流输入电压

.........................................0.5V

到V

+0.5V

输出电流为输出（ LOW ） ............................. 20毫安

工作范围

范围

产业

[1]

环境

温度

C至+70

C至+ 85

CC [2]

3.3V

/300mV

3.3V

/300mV

注意事项：

1. T

是外壳温度的「即时」。

2. V

范围为商业-10纳秒为3.3V ± 150 mV的。

CY7C4282V

CY7C4292V

电气特性

在整个工作范围

7C4282V/92V

-10

参数

OZL

OZH

CC1[3]

SB[4]

描述

输出高电压

输出低电压

输入高电压

输入低电压

输入漏电流

输出OFF ，高Z

当前

有源电力供应

当前

平均待机

当前

=最大。

＆ GT ;

, V

＆ LT ; V

Com'l

IND

Com'l

IND

测试条件

=最小值，我

1.0

= 3.0V ，我

2.0

=最小值，我

= 4.0毫安

= 3.0V ，我

= 8.0毫安

2.0

0.5

分钟。

2.4

0.4

0.8

+10

2.0

0.5

马克斯。

7C4282V/92V

-15

分钟。

2.4

0.4

0.8

+10

2.0

0.5

马克斯。

7C4282V/92V

-25

分钟。

2.4

0.4

0.8

+10

马克斯。

单位

电容

[5]

参数

OUT

描述

输入电容

输出电容

测试条件

= 25

C，F = 1MHz时，

= 3.3V

马克斯。

单位

交流测试负载和波形（ -15 ， -25 ）

[6, 7]

R1=330

3.3V

产量

INCLUDING

夹具

范围

相当于：

该

蛇毒等效

200

产量

R2=510

3.0V

GND

≤

3纳秒

4282V–4

所有的输入脉冲

90%

10%

90%

10%

≤

3纳秒

4282V–5

2.0V

交流测试负载和波形（ -10 ）

3.0V

所有的输入脉冲

90%

10%

≤

3纳秒

90%

10%

≤

3纳秒

4282V–5

GND

I / O

Z0=50

注意事项：

3，输入信号从0V切换到3V以小于3纳秒，时钟的上升/下降时间和时钟使能开关在最大频率20兆赫，而数据输入

开关频率为10 MHz 。输出被卸载。

4.所有输入= V

0.2V ，除了WCLK和RCLK （这是在开关频率= 0兆赫）。所有输出卸载。

5.测试开始后任何设计或工艺变化，可能会影响这些参数。

6. C

= 30 pF适用于所有交流的参数，除了在t

OHZ

7. C

= 5 pF的对于T

OHZ

CY7C4282V

CY7C4292V

开关特性

在整个工作范围

7C4282V/92V

-10

参数

CLK

CLKH

CLKL

ENS

ENH

RSS

RSR

RSF

PRT

RTR

OLZ

OHZ

WFF

REF

PAF

PAE

SKEW1

SKEW2

描述

时钟周期频率

数据访问时间

时钟周期时间

时钟高电平时间

时钟低电平时间

数据建立时间

数据保持时间

使建立时间

能保持时间

复位脉冲宽度

[8]

复位建立时间

复位恢复时间

重置为国旗和输出时间

重发脉冲宽度

重发恢复时间

输出使能到输出中低Z

[9]

输出使能到输出有效

输出使能到输出中高Z

写时钟为全旗

读时钟为空标志

时钟可编程几乎满标志

读时钟和写时钟之间的偏移时间

对空标志和满标志

读时钟和写时钟之间的偏移时间

对于几乎空标志和几乎满标志

[9]

7C4282V/92V

-15

分钟。

马克斯。

66.7

7C4282V/92V

-25

分钟。

马克斯。

单位

兆赫

分钟。

4.5

3.5

马克斯。

100

注意事项：

8.脉冲宽度小于最小值是不允许的。

9.值由设计保证，目前尚未进行测试。