使用ULTRA37000 FOR ALL
新设计
CY7C374i
UltraLogic 128个宏单元CPLD的Flash
特点
128个宏单元的8个逻辑块
64个I / O引脚
五个专用的输入，包括4时钟引脚
在系统内可编程 （ ISR ） Flash技术
- JTAG接口
所有的I / O和专用输入总线保持功能
没有任何隐藏延误
高速
— f
最大
= 125 MHz的
— t
PD
= 10纳秒
— t
S
= 5.5纳秒
— t
CO
= 6.5纳秒
完全符合PCI标准
3.3V或5.0V的I / O操作
可提供84引脚PLCC ， 84引脚CLCC和100引脚
TQFP封装
引脚兼容的CY7C373i
输入
1
输入
MACROCELL
4
I / O
0
-I / O
7
8个I / O的
逻辑
块
36
16
36
16
36
16
36
16
PIM
功能说明
该CY7C374i是一个在系统内可编程的情结
可编程逻辑器件（CPLD ），并且部分
F
LASH
370i 系列高密度，高速的CPLD。喜欢
在F所有成员
LASH
370i系列， CY7C374i是
设计带来使用上的方便，以及PCI本地总线
规范的支持以及22V10的高性能
高密度的CPLD。
像所有的UltraLogic F
LASH
370i器件， CY7C374i
电可擦除和系统内可编程（ ISR ） ，
这简化了设计和制造流动，从而
降低了成本。赛普拉斯ISR功能的实现
通过JTAG串行接口。数据移入和移出
通过SDI和SDO引脚。在ISR接口已启用
使用的编程电压引脚（ISR
EN
） 。另外，
因为在F的优良可路由的
LASH
370i的设备，
ISR通常允许用户更改现有的逻辑设计，而
同时固定的引脚分配。
在128个宏单元的CY7C374i之间有分歧
8个逻辑块。每个逻辑块包含16个宏单元，一
72× 86乘积项阵列，以及一个智能乘积项
分配器。
时钟
输入
4
输入/ CLOCK
宏单元
4
36
16
36
16
36
16
36
16
逻辑
块
8个I / O的
I / O
56
-I / O
63
逻辑框图
A
8个I / O的
逻辑
块
H
逻辑
块
8个I / O的
I / O
8
-I / O
15
B
8个I / O的
逻辑
块
G
逻辑
块
8个I / O的
I / O
48
-I / O
55
I / O
16
-I / O
23
C
8个I / O的
逻辑
块
F
逻辑
块
8个I / O的
I / O
40
-I / O
47
I / O
24
-I / O
31
D
32
E
32
I / O
32
-I / O
39
选购指南
7C374i - 125 7C374i -100 7C374i -83 7C7374iL -83 7C374i -66 7C374iL -66单元
最大传播延迟
[1]
最小的建立，T
S
最大时钟到输出
[1]
, t
CO
典型电源电流，我
CC
, t
PD
10
5.5
6.5
125
12
6
7
125
15
8
8
125
15
8
8
75
20
10
10
125
20
10
10
75
ns
ns
ns
mA
注意：
1. 3.3V的I / O模式时序加法器，T
3.3IO
，必须被添加到本说明书中当V
CCIO
= 3.3V.
赛普拉斯半导体公司
文件编号： 38-03031修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年4月19日
使用ULTRA37000 FOR
所有新设计
销刀豆网络gurations
PLCC
顶视图
I / O 2
I / O 1
I / O 0
VCCIO
GND
VCCINT
ISR
EN
I / O 63
I / O 62
I / O
61
I / O 60
I / O
59
I / O
58
I / O
57
I / O
56
GND
I / O 7
I / O 6
I / O 5
I / O 4
I / O 3
CY7C374i
I / O
8
I / O
9
I / O
10
/ SCLK
I / O
11
I / O
12
I / O
13
I / O
14
I / O
15
CLK
0
/I
0
V
CCIO
GND
CLK
1
/I
1
I / O
16
I / O
17
I / O
18
I / O
19
I / O
20
I / O
21
I / O
22
I / O
23
GND
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
11 10 9 8 7 6 5 4 3 2 1 84 83 82 81 80 79 78 77 76 75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53
I / O26 / SMODE
I/O27
I/O28
I/O29
I/O30
I/O31
I2
VCCIO
GND
VCCINT
I/O32
I/O33
I/O34
I/O35
I/O36
I/O37
I / O38 / SDO
I/O39
GND
I/O24
I/O25
GND
I / O
55
I / O
54
/ SDI
I / O
53
I / O
52
I / O
51
I / O
50
I / O
49
I / O
48
CLK
3
/I
4
GND
V
CCIO
CLK
2
/I
3
I / O
47
I / O
46
I / O
45
I / O
44
I / O
43
I / O
42
I / O
41
I / O
40
PGA
底部视图
L
I / O
23
I / O
25
I / O
26
I / O
28
SMODE
I / O
24
I / O
27
I / O
31
I / O
33
V
CC
I / O
34
I / O
36
I / O
37
I / O
39
K
I / O
21
GND
I / O
30
I
2
I / O
32
I / O
35
I / O
38
SDO
GND
I / O
41
J
I / O
20
I / O
22
I / O
29
V
CC
GND
I / O
40
I / O
42
H
I / O
18
CLK1
/
I1
I / O
17
I / O
19
I / O
16
GND
I / O
43
I / O
44
G
CLK2
/I
3
V
CC
I / O
46
I / O
47
F
CLK0
/I
0
I / O
14
V
CC
I / O
45
GND
E
I / O
15
I / O
13
I / O
49
I / O
48
CLK3
/I
4
I / O
50
D
I / O
12
I / O
11
I / O
51
C
I / O
10
SCLK
I / O
9
I / O
8
I / O
1
V
CC
ISR
EN
I / O
62
I / O
59
I / O
56
I / O
54
SDI
GND
I / O
52
B
GND
I / O
6
I / O
3
I / O
0
I / O
61
I / O
53
A
I / O
7
1
I / O
5
2
I / O
4
3
I / O
2
4
V
CC
5
GND
6
I / O
63
7
I / O
60
8
I / O
58
9
I / O
57
10
I / O
55
11
文件编号： 38-03031修订版**
分页： 15 2
使用ULTRA37000 FOR
所有新设计
销刀豆网络gurations
（续）
TQFP
顶视图
VCCINT
NC
NC
VCCIO
I / O
7
I / O 6
I / O 5
I / O 0
VCCIO
GND
ISR
EN
I / O 63
I / O 62
I / O
61
I / O 60
I / O 59
I / O
58
I / O
57
I / O
56
GND
NC
I / O 4
I / O 3
I / O 2
I / O 1
CY7C374i
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76
SCLK
GND
I / O
8
I / O
9
I / O
10
I / O
11
I / O
12
I / O
13
I / O
14
I / O
15
CLK
0
/I
0
V
CCIO
N / C
GND
CLK
1
/I
1
I / O
16
I / O
17
I / O
18
I / O
19
I / O
20
I / O
21
I / O
22
I / O
23
V
CCIO
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
SDI
V
CCIO
I / O
55
I / O
54
I / O
53
I / O
52
I / O
51
I / O
50
I / O
49
I / O
48
CLK
3
/I
4
GND
NC
V
CCIO
CLK
2
/I
3
I
/
O
47
I / O
46
I / O
45
I / O
44
I / O
43
I / O
42
I / O
41
I / O
40
GND
NC
SMODE
GND
I/O24
I/O25
I/O26
I/O27
I/O28
I/O29
VCCIO
CLCC
顶视图
I / O 2
I / O 1
I / O 0
VCC
GND
VCC
ISR
EN
I / O 63
I / O 62
I / O
61
I / O 60
I / O
59
I / O
58
I / O
57
I / O
56
GND
I / O
55
I / O
54
/ SDI
I / O
53
I / O
52
I / O
51
I / O
50
I / O
49
I / O
48
CLK
3
/I
4
GND
V
CC
CLK
2
/I
3
I / O
47
I / O
46
I / O
45
I / O
44
I / O
43
I / O
42
I / O
41
I / O
40
GND
I / O 7
I / O 6
I / O 5
I / O 4
I / O 3
I / O
8
I / O
9
I / O
10
/ SCLK
I / O
11
I / O
12
I / O
13
I / O
14
I / O
15
CLK
0
/I
0
V
CC
GND
CLK
1
/I
1
I / O
16
I / O
17
I / O
18
I / O
19
I / O
20
I / O
21
I / O
22
I / O
23
GND
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
11 10 9 8 7 6 5 4 3 2 1 84 83 82 81 80 79 78 77 76 75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53
I / O26 / SMODE
I/O27
I/O28
I/O29
I/O30
I/O31
I2
VCC
GND
VCC
I/O32
I/O33
I/O34
I/O35
I/O36
I/O37
I / O38 / SDO
I/O39
GND
I/O24
I/O25
文件编号： 38-03031修订版**
NC
GND
VCCINT
I/O32
I/O33
I/O34
I/O35
I/O36
I/O37
I/O38
I/O39
VCCIO
I/O30
I/O31
I2
SDO
第15 3
使用ULTRA37000 FOR
所有新设计
功能说明
逻辑块的F
LASH
370i架构连接
有一个非常快速和可预测的路由资源的
可编程互连矩阵（PIM） 。在PIM带来
灵活性，可路由性，速度和均匀的延迟的互
连接。
在F的所有成员一样
LASH
370i系列， CY7C374i有丰富
在I / O资源。在设备功能，每两个宏
相关的I / O引脚，导致64个I / O引脚上的
CY7C374i 。此外，还有一个专用的输入和四个
输入/时钟引脚。
最后， CY7C374i拥有一个非常简单的时序模型。
不像其他的高密度的CPLD架构中，没有
隐藏的速度延迟，如扇出效果，互连
延迟，或膨胀的延迟。不管有多少
使用的资源或应用的类型，定时参
在CY7C374i ETERS保持相同。
逻辑块
逻辑块的数目区分的成员
F
LASH
370i系列。该CY7C374i包括8个逻辑块。
每个逻辑块构成一个乘积项阵列，一
乘积项分配器和16个宏单元。
产品期限阵列
的F的乘积项阵列
LASH
370i逻辑块包括
来自PIM 36输入和输出的86个乘积项的
乘积项分配器。从PIM 36输入是
可在正的和负的极性，使得
整个数组的大小72× 86这大阵中的每个逻辑块
允许非常复杂的功能可以在单个实施
通过该装置传递。
产品期限分配器
该产品期限分配器是一个动态的，可配置的资源
该产品转移条款，要求他们宏蜂窝。任何
产品方面介于0和16号包可
分配给任何的逻辑块宏单元（这被称为
产品长期转向） 。此外，乘积项可
多个宏单元之间共享。这意味着产物
方面是共同的一个以上的输出方案需要
mented在单个产品中的术语。产品长期转向
乘积项的共享有利于增加有效密度
这架F
LASH
370i的CPLD。需要注意的是乘积项分配
通过软件处理，而且是对用户不可见。
I / O宏单元
在CY7C374i宏单元有一半的I / O引脚
与它们相关联。输入到宏小区是的总和
从产物中术语的乘积项为0至16
分配器。在I / O宏单元包括可以是寄存器
可选绕过，在输入金额，期限极性控制，
和两个全局时钟触发寄存器。宏蜂窝
还设有一个独立的反馈路径， PIM ，这样的
如果注册的I / O引脚被用作输入可埋。
埋宏单元
掩埋宏蜂窝非常类似于在I / O宏单元。
再次，它包括可被配置为combi-寄存器
natorial ，作为一个D触发器，一个T触发器或锁存器。对于时钟
这个寄存器具有相同的选项，所述的用于I / O的
宏单元。在该填埋宏蜂窝一个区别是
除了输入寄存器能力。用户可以编程
埋宏蜂窝作为一个输入寄存器（ D型或锁存器）
文件编号： 38-03031修订版**
CY7C374i
其输入来自与邻近区域相关联的I / O引脚
无聊的宏单元。所有埋宏单元的输出被送到
直接对PIM不管其结构。
可编程互连矩阵
可编程互连矩阵（PIM）连接
8个逻辑块上的CY7C374i到输入端和各
等。所有的投入（包括反馈）通过PIM旅行。
目前发生的信号遍历速度不罚
PIM 。
程序设计
对于ISR编程的概述，请参阅在F
LASH
370i
系列数据手册和ISR电缆和软件规格
程序，请参考ISR数据表。供的详细描述
ISR能力，指的是赛普拉斯应用笔记， “一
介绍了在系统重新编程为F
LASH
370i.”
PCI法规遵从
这架F
LASH
370i系列CMOS CPLD产品完全符合
由PCI特别公布的PCI本地总线规范
兴趣小组。的简单的和可预测的时序模型
F
LASH
370i确保符合PCI规格的交流
独立设计的。另一方面，在CPLD与
没有简单的和可预测的时序， PCI FPGA架构
遵守依赖于路由和乘积项distri-
bution 。
3.3V或5.0V的I / O操作
这架F
LASH
370i家族可以被配置在这两个操作
3.3V和5.0V系统。所有器件都具有两套V的
CC
引脚：
一组，V
CCINT
，用于内部操作和输入缓冲器，并
另一组，V
CCIO
，对于I / O输出驱动器。 V
CCINT
引脚必须
总是被连接到一个5.0V电源。然而，该
V
CCIO
引脚可以连接到3.3V或5.0V电源
供给，根据输出要求。当V
CCIO
销被连接到5.0V源时，I / O电压电平是
与5.0V系统兼容。当V
CCIO
引脚
连接到3.3V电源，输入电压电平是
与两个5.0V和3.3V系统兼容，而输出
电压电平为3.3V系统兼容。将有
操作时，所有输出缓冲区的附加时延
在3.3V的I / O模式。我3.3V的更大的灵活性/ O能力
可在商用和工业温度范围。
所有的I / O和专用输入总线保持功能
除了ISR能力，一项新功能称为总线保持有
被添加到所有的F
LASH
370i的I / O和专用输入引脚。
总线保持，这是流行的内部的改进版本
上拉电阻，是一种弱锁存器连接到不销
不影响设备的性能。作为一个锁存器，总线保持
回忆的插头的最后一个状态时，它处于三态，从而
降低总线接口的应用系统噪声。总线保持
还允许使用的器件引脚保持悬空
在黑板上，这为原型设计过程中是非常有用的
设计师可以路由的新信号，该设备无需切割
跟踪连接到V
CC
或GND 。
设计工具
开发软件为CY7C371i可从
赛普拉斯
经 ，经
专业和
经
进入─
奖品软件包。请查阅数据表
这些产品的详细信息。此外，公司还积极
支持几乎所有的第三方设计工具。请参阅
有关详细信息，第三方工具的支持。
第15 4
使用ULTRA37000 FOR
所有新设计
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
电源电压对地电位............... -0.5V至+ 7.0V
直流电压应用到输出的
在高阻状态............................................. .. -0.5V至+ 7.0V
直流输入电压-0.5V ............................................至+ 7.0V
DC编程电压............................................... ...... 12.5V
CY7C374i
输出电流为输出........................................ 16毫安
静电放电电压........................................... > 2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... > 200毫安
工作范围
范围
广告
产业
军事
[2]
环境
温度
0 ° C至+ 70°C
40°C
至+ 85°C
V
CC
V
CCINT
V
CCIO
5V
±
0.25V 5V
±
0.25V或
3.3V
±
0.3V
5V
±
0.5V
5V
±
0.5V或
3.3V
±
0.3V
-55 ° C至+ 125°C 5V
±
0.5V
电气特性
在整个工作范围
[3, 4]
参数
V
OH
V
OHZ
V
OL
V
IH
V
IL
I
IX
I
OZ
I
OS
I
CC
描述
输出高电压
V
CC
=最小值。
测试条件
I
OH
= -3.2毫安
I
OH
= 0
A
（ Com'l /工业）
[5]
I
OH
= -2.0毫安（ MIL）
与V输出高电压
CC
=最大。
输出禁用
[9]
输出低电压
输入高电压
输入低电压
输入负载电流
输出漏电流
输出短路
短路电流
[8, 9]
电源电流
V
CC
=最小值。
（ Com'l /工业）
[5, 6]
4.0
3.6
0.5
2.0
–0.5
–10
–50
0
–30
Com'l /工业。
[10]
分钟。
2.4
典型值。
马克斯。
单位
V
V
V
V
V
V
V
V
A
A
A
mA
mA
mA
mA
A
A
I
OH
= –50
A
（ Com'l /工业）
[5, 6]
I
OL
= 16 MA（ Com'l /工业）
[5]
I
OL
= 12 MA（ MIL）
保证输入逻辑高电压所有输入
[7]
保证输入逻辑低电压所有输入
[7]
V
I
=内部GND ，V
I
= V
CC
V
CC
=最大，V
O
= GND或V
O
= V
CC
，输出禁用
V
CC
=最大，V
O
= 3.3V ，输出禁用
[6]
V
CC
=最大，V
OUT
= 0.5V
V
CC
=最大，我
OUT
= 0 mA时，
F = 1MHz时， V
IN
= GND ，V
CC
7.0
0.8
+10
+50
–70
–125
–160
125
75
125
200
125
250
Com'l的“L” -66
军事
+75
–75
I
BHL
I
BHH
I
BHLO
I
BHHO
输入总线保持低电平
维持电流
输入总线高举
维持电流
输入总线保持低电平
过载电流
输入总线高举
过载电流
V
CC
=最小，V
IL
= 0.8V
V
CC
=最小，V
IH
= 2.0V
V
CC
=最大。
V
CC
=最大。
+500
–500
A
A
注意事项：
2. T
A
是外壳温度的「即时」 。
3.请参见本规范A组分组测试信息的最后一页。
4.如果V
CCIO
没有被指定，该设备可以在3.3V或5V的I / O模式来操作; V
CC
=V
CCINT
.
5. I
OH
= -2毫安，我
OL
= 2毫安SDO 。
6.当I / O处于三态时，总线保持电路能弱上拉的I / O ，最高4.0V ，如果没有漏电流是允许的。该电压被显著降低
通过一个小的漏电流。请注意，所有的I / O都在ISR编程三态。请参考应用笔记“了解总线保持”额外
信息。
7.这是相对于设备接地的绝对值。由于系统或测试噪音的过冲都包括在内。
8.不超过一个输出应在同一时间进行测试。短路的持续时间应不超过1秒。 V
OUT
= 0.5V已被选定为避免测试
造成地面测试退化问题。
9.初步测试后任何设计或工艺变化，可能会影响这些参数。
10.测得的16位计数器编程到每一个逻辑块。
文件编号： 38-03031修订版**
第15个5
QQ：2880707522 复制
