添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1240页 > CY7C1645KV18-450BZXI
CY7C1643KV18 , CY7C1645KV18
144 - Mbit的QDR
II + SRAM四字突发
建筑学( 2.0周期读延迟)
144 - Mbit的QDR
II + SRAM四字突发架构( 2.0周期读延迟)
特点
提供两种无铅和无无铅封装
JTAG 1149.1兼容的测试访问端口
锁相环( PLL),用于精确数据放置
分开独立的读取和写入数据端口
支持并发事务
450 - MHz时钟实现高带宽
四字突发降低地址总线频率
双倍数据速率( DDR )的读取和写入端口接口
(在900 MHz的数据传送) ,在450兆赫
可在2.0个时钟周期的延迟
两个输入时钟( K和K )用于精确DDR定时
SRAM仅使用上升沿
在高速路时钟( CQ和CQ )简化了数据采集
系统
数据有效引脚( QVLD )来表示输出有效数据
单复用地址输入总线锁存地址输入
用于读写端口
单独的端口选择深度扩张
同步内部自定时写入
四倍数据率( QDR
) II +工作在2.0 -周期读延迟
当DOFF置为高电平
操作类似于QDR I设备与一个周期读延迟
当DOFF为低电平
可在× 18和× 36配置
完整的数据一致性,提供最新的数据
核心V
DD
= 1.8 V ±0.1 V ; I / O V
DDQ
= 1.4 V到V
DD [1]
同时支持1.5 V和1.8 V的I / O供电
高速收发器逻辑( HSTL )输入和可变驱动
HSTL输出缓冲器
可在165球细间距球栅阵列( FBGA )封装
(15 × 17 × 1.4 mm)
CON连接gurations
随着2.0次读周期延迟:
CY7C1643KV18 - 8米× 18
CY7C1645KV18 - 4米× 36
功能说明
在CY7C1643KV18和CY7C1645KV18 1.8 -V
同步SRAM的流水线,配备了QDR II +
架构。类似于QDR II架构, QDR II +架构
由两个独立的端口:读端口和写端口
存取存储器阵列。读端口有专用的数据
输出来支持读操作,写端口有
专用的数据输入来支持写操作。 QDR II +
架构具有独立的数据输入和数据输出
完全省去了“翻身仗”的数据总线,
存在与通用I / O设备。每个端口通过访问
一个共同的地址总线。用于读写地址的地址
锁存输入( K)时钟的备选上升沿。
访问的QDR II +读写端口是完全
相互独立的。为了最大限度地提高数据吞吐量,这两个
读写端口都配备了DDR接口。每
地址位置与4个18位字的相关
( CY7C1643KV18 ) ,或36位字( CY7C1645KV18 ),该脉冲串
依次移入或移出器件。因为数据被转移
进入和离开设备的两个输入端的每个上升沿
时钟(K和K) ,存储器带宽达到最大,而
通过消除公交车“周转”简化了系统设计。
深度扩展完成与港口选择,这
使每个端口独立运作。
所有同步输入都会通过由控制输入寄存器
K或K输入时钟。所有数据输出通过输出
寄存器由K或K输入时钟控制。写的
带有片上同步自定时写电路进行。
选购指南
描述
最大工作频率
最大工作电流
× 18
× 36
450兆赫
450
940
1290
400兆赫
400
860
1170
单位
兆赫
mA
1.赛普拉斯QDR II +器件超过QDR联盟规范,可支持V
DDQ
= 1.4 V到V
DD
.
赛普拉斯半导体公司
文件编号: 001-44059修订版* I
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2013年2月22日
CY7C1643KV18 , CY7C1645KV18
逻辑框图 - CY7C1643KV18
D
[17:0]
18
阅读添加。解码
写添加。解码
A
(20:0)
21
REG
地址
注册
REG
REG
REG
地址
注册
21
A
(20:0)
2M ×18阵列
2M ×18阵列
2M ×18阵列
2M ×18阵列
K
K
CLK
将军
控制
逻辑
RPS
DOFF
读取数据寄存器。
CQ
72
V
REF
WPS
BWS
[1:0]
36
控制
逻辑
36
注册。
注册。
注册。 18
18
18
18
CQ
18
Q
[17:0]
QVLD
逻辑框图 - CY7C1645KV18
D
[35:0]
36
阅读添加。解码
写添加。解码
A
(19:0)
20
REG
地址
注册
REG
REG
REG
地址
注册
20
A
(19:0)
1M ×36阵列
1M ×36阵列
1M ×36阵列
1M ×36阵列
K
K
CLK
将军
控制
逻辑
RPS
DOFF
读取数据寄存器。
CQ
144
V
REF
WPS
BWS
[3:0]
72
控制
逻辑
72
注册。
注册。
注册。 36
36
36
36
CQ
36
Q
[35:0]
QVLD
文件编号: 001-44059修订版* I
第31 2
CY7C1643KV18 , CY7C1645KV18
目录
引脚配置................................................ ........... 4
引脚定义................................................ .................. 5
功能概述................................................ 6 ........
读操作................................................ 6 .........
写操作................................................ 6 .........
写字节操作............................................... 7 ..
并发事务............................................. 7
深度扩展................................................ ......... 7
可编程阻抗.......................................... 7
随路时钟................................................ ................ 7
有效的数据指标( QVLD ) ........................................ 7
PLL ................................................. ............................. 7
应用实例................................................ 8 ........
真值表................................................ ........................ 9
写周期说明............................................... 10
写周期说明............................................... 11
IEEE 1149.1串行边界扫描( JTAG ) .................. 12
禁用JTAG特性...................................... 12
测试访问端口............................................... ........ 12
执行TAP复位........................................... 12
TAP寄存器................................................ ........... 12
TAP指令集............................................... .... 12
TAP控制器状态图....................................... 14
TAP控制器框图...................................... 15
TAP电气特性...................................... 15
TAP交流开关特性............................... 16
TAP时序和测试条件.................................. 17
识别寄存器定义................................ 18
扫描寄存器大小............................................... ........ 18
指令代码................................................ ........... 18
边界扫描顺序............................................... ..... 19
上电顺序QDR II + SRAM ......................... 20
开机顺序............................................... .. 20
PLL限制................................................ ......... 20
最大额定值................................................ ........... 21
经营范围................................................ ............. 21
中子软错误免疫性......................................... 21
电气特性............................................... 21
直流电气特性..................................... 21
AC电气特性..................................... 23
电容................................................. ................... 23
热阻................................................ ........ 23
交流测试负载和波形..................................... 23
开关特性.............................................. 24
开关波形................................................ .... 25
读/写/取消序列................................ 25
订购信息................................................ ...... 26
订购代码定义......................................... 26
包图................................................ ............ 27
与缩略语................................................. ....................... 28
文档约定................................................ 28
计量单位............................................... ........ 28
文档历史记录页............................................... .. 29
销售,解决方案和法律信息...................... 31
全球销售和设计支持....................... 31
产品................................................. ................... 31
的PSoC解决方案................................................ ......... 31
文件编号: 001-44059修订版* I
第31 3
CY7C1643KV18 , CY7C1645KV18
销刀豆网络gurations
引脚配置CY7C1643KV18和CY7C1645KV18随之而来。
[2]
图1. 165球FBGA ( 15 × 17 × 1.4毫米)引出线
CY7C1643KV18 (8M × 18)
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
DOFF
NC
NC
NC
NC
NC
NC
TDO
2
A
Q9
NC
D11
NC
Q12
D13
V
REF
NC
NC
Q15
NC
D17
NC
TCK
3
A
D9
D10
Q10
Q11
D12
Q13
V
DDQ
D14
Q14
D15
D16
Q16
Q17
A
4
WPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
5
BWS
1
NC
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
QVLD
NC
7
NC/288M
BWS
0
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
8
RPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
9
A
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
A
10
A
NC
Q7
NC
D6
NC
NC
V
REF
Q4
D3
NC
Q1
NC
D0
TMS
11
CQ
Q8
D8
D7
Q6
Q5
D5
ZQ
D4
Q3
Q2
D2
D1
Q0
TDI
CY7C1645KV18 ( 4米× 36 )
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
Q27
D27
D28
Q29
Q30
D30
DOFF
D31
Q32
Q33
D33
D34
Q35
TDO
2
NC/288M
Q18
Q28
D20
D29
Q21
D22
V
REF
Q31
D32
Q24
Q34
D26
D35
TCK
3
A
D18
D19
Q19
Q20
D21
Q22
V
DDQ
D23
Q23
D24
D25
Q25
Q26
A
4
WPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
5
BWS
2
BWS
3
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
QVLD
NC
7
BWS
1
BWS
0
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
8
RPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
9
A
D17
D16
Q16
Q15
D14
Q13
V
DDQ
D12
Q12
D11
D10
Q10
Q9
A
10
A
Q17
Q7
D15
D6
Q14
D13
V
REF
Q4
D3
Q11
Q1
D9
D0
TMS
11
CQ
Q8
D8
D7
Q6
Q5
D5
ZQ
D4
Q3
Q2
D2
D1
Q0
TDI
2. NC / 288M未连接到所述管芯,并且可以连接到任何电压电平。
文件编号: 001-44059修订版* I
第31 4
CY7C1643KV18 , CY7C1645KV18
引脚德网络nitions
引脚名称
D
[x:0]
I / O
引脚说明
输入 -
数据输入信号。
采样的K和K时钟的上升沿时有效的写操作是积极的。
同步CY7C1643KV18
D
[17:0]
CY7C1645KV18
D
[35:0]
输入 -
写端口选择
低电平有效。
采样在K时钟的上升沿。当断言活跃,一
启动同步写操作。拉高取消选择写端口。取消写端口会忽略
[x:0]
.
输入 -
字节写入选择( BWS )为0, 1,2,和3中
低电平有效。
采样的K和K时钟的上升沿
当写操作活跃同步的。用于选择哪个字节中当前写入到器件
的写操作部。不写入的字节保持不变。
CY7C1643KV18
BWS
0
控件D
[8:0]
和BWS
1
控件D
[17:9].
CY7C1645KV18
BWS
0
控件D
[8:0]
, BWS
1
控件D
[17:9]
,
BWS
2
控件D
[26:18]
和BWS
3
控件D
[35:27].
所有的字节写选择采样的相同沿的数据。取消选择一个BWS忽略
相应的数据字节,并且不写入到器件中。
输入 -
地址输入。
在有源读写操作采样在K时钟的上升沿。
同步这些地址输入复用于读取和写入操作。在内部,该装置是
作为组织的8M × 18 (每2M的18 × 4阵列)的CY7C1643KV18和4M × 36 ( 4个,每个阵列
的1M × 36),用于CY7C1645KV18 。因此,只需要21个地址输入到访问整个
CY7C1643KV18的存储阵列和20个地址输入, CY7C1645KV18 。这些输入被忽略
当相应的端口被取消。
输出 -
数据的输出信号。
这些管脚输出所请求的数据时,读操作被激活。有效
同步数据被输出上的K和K时钟周期的上升沿时的读操作。在取消选择
读端口,Q
[x:0]
自动为三态的。
CY7C1643KV18
Q
[17:0]
CY7C1645KV18
Q
[35:0]
输入 -
读端口选择
低电平有效。
采样正输入时钟(K)的上升沿。当激活时,一
启动同步读操作。拉高取消选择读端口。如果选中,则进入待定
被允许完成和输出驱动器自动三态之后的下一个上升沿
在K时钟。每次读访问由一阵四个连续的转移。
有效的输出
有效的输出指标。
在Q有效表示有效的输出数据。 QVLD是边缘与CQ和CQ对齐。
指标
输入时钟
输入时钟
回波时钟
回波时钟
输入
正向输入时钟输入。
的K上升沿用于捕获同步输入到装置
并推动了通过Q数据
[x:0]
。所有访问都在K的上升沿启动
负输入时钟输入。
K被用于捕获同步的输入被提供给该装置,并
开车出的数据通过Q
[x:0]
.
同步回波时钟输出。
这是一个自由运行的时钟和同步于输入时钟
在QDR II +的( K) 。定时对回波时钟显示在
开关第24页上的特点。
同步回波时钟输出。
这是一个自由运行的时钟和同步于输入时钟
的QDR II + .The定时回波时钟(K)中示出
开关第24页上的特点。
输出阻抗匹配输入。
此输入用于调整器件输出至系统数据
总线阻抗。 CQ ,CQ,和Q
[x:0]
输出阻抗为0.2 × RQ 。其中,RQ是一个电阻
ZQ与接地之间。可选地,该管脚可被直接连接到V
DDQ
,这
使最小阻抗模式。此引脚不能直接连接到GND或离开
悬空。
PLL关闭
低电平有效。
此引脚连接到地关断器件内部的PLL 。时序
在PLL关闭的操作不同于那些本数据表中列出。正常工作时,该引脚
可以连接到一个上拉通过10 k或更少拉电阻。该器件会以QDR I
模式时, PLL被关闭。在这种模式下,该设备可以在高达的频率进行操作
167 MHz的QDR I时序。
测试数据输出( TDO )引脚用于JTAG 。
WPS
BWS
0
,
BWS
1
,
BWS
2
,
BWS
3
A
Q
[x:0]
RPS
QVLD
K
K
CQ
CQ
ZQ
DOFF
输入
TDO
产量
文件编号: 001-44059修订版* I
第31 5
查看更多CY7C1645KV18-450BZXIPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    CY7C1645KV18-450BZXI
    -
    -
    -
    -
    终端采购配单精选

    QQ: 点击这里给我发消息 QQ:2881677436 复制 点击这里给我发消息 QQ:2881620402 复制

    电话:18922805453
    联系人:连
    地址:福田区华强北路1019号华强广场D座23楼

    CY7C1645KV18-450BZXI
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:1584878981 复制 点击这里给我发消息 QQ:2881290686 复制

电话:010-62962871、62104931、 62106431、62104891、62104791
联系人:何小姐
地址:海淀区中关村大街32号和盛嘉业大厦10层1008室
CY7C1645KV18-450BZXI
CY
22+
105
FBGA165
全新原装正品/质量有保证
QQ: 点击这里给我发消息 QQ:3003319701 复制
电话:0755-23612326
联系人:唐
地址:福田区振兴路华康大厦1栋519室
CY7C1645KV18-450BZXI
CYPRESS
2019
10200
BGA
原装正品 钻石品质 假一赔十
QQ: 点击这里给我发消息 QQ:996334048 复制 点击这里给我发消息 QQ:570120875 复制
电话:0755-82563615 82563213
联系人:王云
地址:深圳市华强北上步204栋五楼520室
CY7C1645KV18-450BZXI
CYPRESS
2425+
11280
BGA165
进口原装!优势现货!
QQ: 点击这里给我发消息 QQ:3449124707 复制 点击这里给我发消息 QQ:3441530696 复制 点击这里给我发消息 QQ:2480898381 复制

电话:0755-23140719/23915992
联系人:李先生 李小姐
地址:深圳市福田区振华路中航苑鼎城大夏1607室
CY7C1645KV18-450BZXI
CY
24+
68500
FBGA165
一级代理/放心采购
QQ: 点击这里给我发消息 QQ:729272152 复制 点击这里给我发消息 QQ:1484215649 复制

电话:021-51872165/51872561
联系人:陈小姐 付先生
地址:上海市黄浦区北京东路668号科技京城西楼
CY7C1645KV18-450BZXI
CYPRESS
20+
26000
全新原装 货期两周
QQ: 点击这里给我发消息 QQ:1584878981 复制 点击这里给我发消息 QQ:2881290686 复制

电话:010-62962871、62104931、 62106431、62104891、62104791
联系人:何小姐
地址:海淀区中关村大街32号和盛嘉业大厦10层1008室
CY7C1645KV18-450BZXI
Cypress
21+
9640
165-FBGA(15x17)
全新原装正品/质量有保证
QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:北京市海淀区增光路27号院
CY7C1645KV18-450BZXI
Cypress Semiconductor
㊣10/11+
10025
贴◆插
【dz37.com】实时报价有图&PDF
QQ: 点击这里给我发消息 QQ:296271020 复制
电话:0755-/83218466/83200833
联系人:销售部
地址:深圳市罗湖区北站路1号中贸大厦402
CY7C1645KV18-450BZXI
Cypress Semiconductor Corp
24+
22000
165-FBGA (15x17)
原装正品假一赔百!
QQ: 点击这里给我发消息 QQ:2881793588 复制

电话:0755-88291559
联系人:陈泽强
地址:深圳市福田区华强北深南中路2068号华能大厦23楼2312-2313-2318
CY7C1645KV18-450BZXI
CYPRESS/赛普拉斯
2443+
23000
20
一级代理专营,原装现货,价格优势
QQ: 点击这里给我发消息 QQ:1115451969 复制

电话:13316817713
联系人:张先生
地址:深圳市福田区华强北街道荔村社区振兴路120号赛格科技园4栋西6楼
CY7C1645KV18-450BZXI
CY
24+
57
FBGA165
进口原装正品现货
查询更多CY7C1645KV18-450BZXI供应信息

深圳市碧威特网络技术有限公司
 复制成功!