CY7C1471V25
CY7C1473V25
CY7C1475V25
72兆位（ 2M ×36 / 4M ×18 / 1M X 72 ）
流通SRAM与NOBL 架构
特点
无总线延迟 （ NOBL ）架构，消除死
读写周期之间循环
支持高达133 MHz的总线操作零等待状态
- 数据传送在每个时钟
引脚兼容，功能上等同于ZBT 设备
内部自定时输出缓冲控制，以消除
需要使用参考
注册的输入，流经操作
字节写能力
2.5V / 1.8V IO电源（V
DDQ
)
快速时钟到输出时间
- 6.5纳秒（ 133 - MHz器件）
时钟使能（ CEN ）引脚使能时钟和暂停
手术
同步自定时写
异步输出使能（ OE ）
CY7C1471V25 ， CY7C1473V25可用
JEDEC标准的无铅100引脚TQFP无铅和
非无铅165球FBGA封装。 CY7C1475V25
在提供无铅和无无铅209球FBGA
封装。
三芯片使能（ CE
1
，CE
2
，CE
3
）进行简单的深度
扩展。
自动断电功能，可使用ZZ模式或
CE取消。
IEEE 1149.1 JTAG边界扫描兼容
连拍能力 - 线性或交错突发订单
低待机功耗
功能说明
[1]
该CY7C1471V25 ， CY7C1473V25和CY7C1475V25是
2.5V ， 2M ×36 / 4M ×18 / 1M X 72同步通过突发流量
专门设计的SRAM ，支持真正的无限
备份到后端的读或写操作，而不会在插入
等待状态。该CY7C1471V25 ， CY7C1473V25和
CY7C1475V25都配备了先进的无公交车
潜伏期（ NOBL ）逻辑才能启用连续的读或
写带转印在每个时钟周期的数据的操作。
此功能极大地增加了数据的吞吐量
通过SRAM中，尤其是在需要频繁系统
写 - 读过渡。
所有同步输入通过输入寄存器控制
通过在时钟的上升沿。时钟输入由合格
时钟使能（ CEN ）的信号，当其无效
暂停操作和扩展了前面的时钟周期。
从时钟的上升最高接入时延是6.5纳秒（ 133 - MHz的
装置） 。
写操作是由两个或四个字节写选择控制
（ BW
X
）和写使能（WE ）输入端。所有的写操作进行
带有片上同步自定时写电路。
三个同步芯片启用（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（ OE ）提供方便的银行
选择和输出三态控制。为了防止总线冲突，
输出驱动器同步数据时三态
一个写序列部分。
选购指南
133兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
6.5
305
120
100兆赫
8.5
275
120
单位
ns
mA
mA
记
1.为了达到最佳实践建议，请参考赛普拉斯应用笔记
AN1064 ， SRAM系统的指导。
赛普拉斯半导体公司
文件编号： 38-05287牧师* I
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2007年7月4日
CY7C1471V25
CY7C1473V25
CY7C1475V25
逻辑框图 - CY7C1471V25 （ 2M ×36 ）
A0, A1, A
模式
CLK
CEN
C
CE
ADV / LD
C
写地址
注册
地址
注册
A1
D1
A0
D0
BURST
逻辑
Q1 A1 “
A0'
Q0
ADV / LD
BW
A
BW
B
BW
C
BW
D
WE
写入注册表
与数据一致性
控制逻辑
写
DRIVERS
内存
ARRAY
S
E
N
S
E
A
M
P
S
D
A
T
A
S
T
E
E
R
I
N
G
O
U
T
P
U
T
B
U
F
F
E
R
S
E
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
OE
CE1
CE2
CE3
ZZ
输入
注册
读逻辑
E
睡觉
控制
逻辑框图 - CY7C1473V25 （ 4M ×18 ）
A0, A1, A
模式
CLK
C
CE
地址
注册
A1
D1
A0
D0
ADV / LD
C
写地址
注册
A1'
Q1
A0'
Q0
BURST
逻辑
C
EN
ADV / LD
BW一
BW B
写入注册表
与数据一致性
控制逻辑
写
DRIVERS
内存
ARRAY
S
E
N
S
E
A
M
P
S
D
A
T
A
S
T
E
E
R
I
N
G
O
U
T
P
U
T
B
U
F
F
E
R
S
E
的DQ
DQP
A
DQP
B
WE
OE
CE1
CE2
CE3
ZZ
输入
E
注册
读逻辑
睡觉
控制
文件编号： 38-05287牧师* I
第32 2
CY7C1471V25
CY7C1473V25
CY7C1475V25
逻辑框图 - CY7C1475V25 （ 1M X 72 ）
地址
寄存器0
A0, A1, A
模式
CLK
CEN
C
写地址
注册1
ADV / LD
C
A1
A1'
D1
Q1
A0
A0'
D0 Q0爆
逻辑
写地址
注册2
ADV / LD
BW
a
BW
b
BW
c
BW
d
BW
e
BW
f
BW
g
BW
h
写入注册表
与数据一致性
控制逻辑
写
DRIVERS
内存
ARRAY
S
E
N
S
E
A
M
P
S
O
U
T
P
U
T
R
E
G
I
S
T
E
R
S
D
A
T
A
S
T
E
E
R
I
N
G
O
U
T
P
U
T
B
U
F
F
E
R
S
E
E
DQ S
DQ霸
DQ铅
DQ电脑
DQ钯
DQ PE
DQ Pf的
DQ PG
DQ博士
WE
输入
E
注册1
输入
E
寄存器0
OE
CE1
CE2
CE3
ZZ
读逻辑
休眠控制
文件编号： 38-05287牧师* I
第32 3
QQ：2880707522 复制
