73B
CY7C1371B
CY7C1373B
512K ×36 / 1M ×18流流通SRAM与NOBL 架构
特点
引脚兼容和功能上等同于ZBT
器件
支持117 - MHz的零等待状态的总线操作
- 数据传送在每个时钟
内部自定时输出缓冲控制，以消除
需要使用异步OE
注册为输入流，直通操作
字节写能力
通用I / O架构
快速时钟到输出时间
- 7.5纳秒（ 117 - MHz器件）
- 8.5纳秒（ 100 - MHz器件）
- 10.0ns （ 83 - MHz器件）
单3.3V -5 ％到+ 10 ％电源V
DD
单独的V
DDQ
为3.3V或2.5V的I / O
时钟使能（ CEN ）引脚停业
同步自定时写
可在100 TQFP和BGA 119封装
连拍能力 - 线性或交错突发订单
针对BGA封装的版本JTAG边界扫描
使用ZZ模式或CE自动断电可用
DESELECT
功能说明
该CY7C1371B / CY7C1373B为3.3V ， 512K × 36和1M × 18
同步流直通突发的SRAM ，分别设计
支持真正的无限回至后端的读/写操作
无需等待状态的插入。该CY7C1371B /
CY7C1373B配备了先进的无总线延迟
需要（ NoBL ）逻辑来启用连续读/写
被传送在每个时钟周期与数据操作。
此功能极大地增加了数据的吞吐量
通过SRAM中，尤其是在需要频繁系统
读/写transitions.The CY7C1371B / CY7C1373B引脚
兼容和功能等效ZBT设备。
所有同步输入通过输入寄存器控制
由clock.The时钟输入的上升沿是由合格
时钟使能（ CEN ）的信号，当其无效
暂停操作和扩展了前面的时钟周期。
从时钟的上升最高接入时延是7.5纳秒（ 117 - MHz的
装置） 。
写操作是通过字节写选择控制
（ BWS
A，B ， C，D
对于CY7C1371B和BWS
A，B
对于CY7C1373B ）和
写使能（ WE）输入。所有的写操作都与实施
片上同步自定时写电路。 ZZ可以绑
为LOW ，如果它不被使用。
同步芯片使能（ CE
1
，CE
2
，CE
3
在TQFP ，CE
1
在BGA）和一个异步输出使能（ OE）的
为便于银行选择和输出三态控制。
为了避免总线冲突，输出驱动器
写的数据部分期间同步三态
序列。
D
CE数据输入REG 。
Q
逻辑框图
CLK
ADV / LD
A
x
CEN
CE
1
CE2
CE3
WE
BWS
x
模式
控制
和WRITE
逻辑
256K X 36 /
512K ×18
内存
ARRAY
AX
DQX
CY7C1371
X = 18:0
CY7C1373
X = 19:0
DQ
x
DP
x
X = A，B ， C，D X = A，B
DPX X = A，B ， C，D X = A，B
BWSX X = A，B ， C，D X = A，B
OE
选购指南
最大访问时间
最大工作电流
最大的CMOS待机电流
117兆赫
7.5
250
20
100兆赫
8.5
225
20
83兆赫
10.0
185
20
单位
ns
mA
mA
赛普拉斯半导体公司
文件编号： 38-05198牧师**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年2月4日
CY7C1371B
CY7C1373B
销刀豆网络gurations
（续）
119球BGA
CY7C1371B （ 512K × 36 ） - 7 × 17 BGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQC
DQC
V
DDQ
DQC
DQC
V
DDQ
DQD
DQD
V
DDQ
DQD
DQD
NC
NC
V
DDQ
2
A
CE
2
A
DPC
DQC
DQC
DQC
DQC
V
DD
DQD
DQD
DQD
DQD
DPD
A
64M
TMS
3
A
A
A
V
SS
V
SS
V
SS
BWSC
V
SS
NC
V
SS
BWSd
V
SS
V
SS
V
SS
模式
A
TDI
4
A
ADV / LD
V
DD
NC
CE1
OE
A
WE
V
DD
CLK
NC
CEN
A1
A0
V
DD
A
TCK
5
A
A
A
V
SS
V
SS
V
SS
BWSB
V
SS
NC
V
SS
BWSA
V
SS
V
SS
V
SS
NC
A
TDO
6
A
CE
3
A
DPB
DQB
DQB
DQB
DQB
V
DD
DQA
DQA
DQA
DQA
DPA
A
32M
NC
7
V
DDQ
NC
NC
DQB
DQB
V
DDQ
DQB
DQB
V
DDQ
DQA
DQA
V
DDQ
DQA
DQA
NC
ZZ
V
DDQ
CY7C1373B （ 1M × 18 ） - 7 × 17 BGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQB
NC
V
DDQ
NC
DQB
V
DDQ
NC
DQB
V
DDQ
DQB
NC
NC
64M
V
DDQ
2
A
CE
2
A
NC
DQB
NC
DQB
NC
V
DD
DQB
NC
DQB
NC
DPB
A
A
TMS
3
A
A
A
V
SS
V
SS
V
SS
BWSB
V
SS
NC
V
SS
V
SS
V
SS
V
SS
V
SS
模式
A
TDI
4
A
ADV / LD
V
DD
NC
CE1
OE
A
WE
V
DD
CLK
NC
CEN
A1
A0
V
DD
32M
TCK
5
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
NC
V
SS
BWSA
V
SS
V
SS
V
SS
NC
A
TDO
6
A
CE
3
A
DPA
NC
DQA
NC
DQA
V
DD
NC
DQA
NC
DQA
NC
A
A
NC
7
V
DDQ
NC
NC
NC
DQA
V
DDQ
DQA
NC
V
DDQ
DQA
NC
V
DDQ
NC
DQA
NC
ZZ
V
DDQ
文件编号： 38-05198牧师**
第26 3
CY7C1371B
CY7C1373B
销刀豆网络gurations
（续）
165球FBGA封装焊球
CY7C1371B （ 512K × 36 ） - 11 × 15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
DPC
DQC
DQC
DQC
DQC
NC
DQD
DQD
DQD
DQD
DPD
NC
模式
2
A
A
NC
DQC
DQC
DQC
DQC
V
DD
DQD
DQD
DQD
DQD
NC
64M
32M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BWSC
BWSd
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
BWSB
BWSA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
A1
A0
7
CEN
WE
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
8
ADV / LD
OE
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
A
A
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
DQB
DQB
DQB
DQB
NC
DQA
DQA
DQA
DQA
NC
A
A
11
NC
128M
DPB
DQB
DQB
DQB
DQB
ZZ
DQA
DQA
DQA
DQA
DPA
NC
A
CY7C1373B （ 1M × 18 ） - 11 × 15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
NC
NC
NC
NC
NC
NC
DQB
DQB
DQB
DQB
DPB
NC
模式
2
A
A
NC
DQB
DQB
DQB
DQB
V
DD
NC
NC
NC
NC
NC
64M
32M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BWSB
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
NC
BWSA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
A1
A0
7
CEN
WE
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
8
ADV / LD
OE
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
A
A
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
NC
NC
NC
NC
NC
DQA
DQA
DQA
DQA
NC
A
A
11
A
128M
DPA
DQA
DQA
DQA
DQA
ZZ
NC
NC
NC
NC
NC
NC
A
文件编号： 38-05198牧师**
第26 4
CY7C1371B
CY7C1373B
引脚德网络nitions
名字
A0
A1
A
BWSA
BWSB
BWSC
BWSd
WE
ADV / LD
I / O类型
输入 -
同步
输入 -
同步
描述
用于选择的532288 / 1048576地址位置中的一个地址输入。
采样
在CLK的上升沿。
字节写选择输入，低电平有效。
合格与我们进行写入SRAM 。
采样在CLK的上升沿。 BWSA控制DQA和DPA ， BWSB控制DQB和
DPB ， BWSC控制DQC和DPC ， BWSd控制DQD和DPD 。
写使能输入，低电平有效。
采样CLK的上升沿，如果CEN为低电平有效。
此信号必须置为低电平启动写序列。
前进/负载输入用于推进芯片地址计数器或加载一个新的地址。
当高（和CEN为低电平）内部突发计数器前进。当低，
一个新的地址可以被装载到该装置用于接入。被取消后， ADV / LD
应该被驱动为低，以装入新的地址。
时钟输入。
用于捕获所有的同步输入到设备中。 CLK为合格与CEN 。
如果CEN为低电平有效CLK时，才能识别。
芯片使能1输入，低电平有效。
采样在CLK的上升沿。配合使用
与CE
2
和CE
3
选择/取消选择该设备。
芯片使能2输入，高电平有效。
采样在CLK的上升沿。配合使用
与CE
1
和CE
3
选择/取消选择该设备。
芯片使能3输入，低电平有效。
采样在CLK的上升沿。配合使用
与CE
1
和CE
2
选择/取消选择该设备。
输出使能，低电平有效。
结合装置内部的同步逻辑块
以控制的I / O引脚的方向。当低时，I / O引脚被允许表现为
输出。当拉高高， I / O引脚三态，并作为输入数据引脚。 OE是
一个写序列的数据部分，在第一时钟期间出现的时候掩蔽
从取消选择状态，当设备被取消。
时钟使能输入，低电平有效。
当置位低电平的时钟信号被识别
SRAM 。当无效高电平的时钟信号被屏蔽。由于取消断言CEN不
取消选择该设备，岑可用于在需要时扩展的前一周期。
双向数据I / O线。
作为输入，它们馈入一个片上的数据的寄存器，它是
由CLK的上升沿触发。作为输出，它们提供包含在存储器中的数据
指定的位置用A
[X]
在读周期的前一个时钟的上升。的方向
销是由OE和内部控制逻辑来控制。当OE是低电平时，
引脚可表现为输出。当高， DQA - DQD被放置在一个三态条件。
输出是自动写序列的数据部分期间三态，在
第一时钟从一个取消选择状态出现时，以及当设备被选中，
不管OE的状态。 DQ的a，b ， c和d是8位宽。
双向数据奇偶校验I / O线。
在功能上，这些信号是相同的DQ
[31:0]
.
在写序列， DPA是由BWSA控制， DPB由BWSB控制， DPC是
通过BWSC控制， DPD通过BWSd控制。 DP的a，b ， c和d是1位宽。
ZZ “休眠”输入。
此高电平输入将器件置于一个非时间关键“休眠”
条件与数据的完整性保护。
模式输入。
选择设备的脉冲串顺序。接高电平选择交错爆裂
顺序。拉至低电平选择线性突发顺序。 MODE不应该在改变状态
操作。当悬空模式将默认为高电平，以交错的突发订单。
电源输入到该装置的核心。
电源为I / O电路。
地面的装置。
应连接到该系统的地面。
串行数据输出到JTAG电路。
提供的TCK （ BGA只）的下降沿数据。
输入 -
同步
输入 -
同步
CLK
CE
1
CE
2
CE
3
OE
输入时钟
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
异步
CEN
输入 -
同步
I / O-
同步
DQA
DQB
DQC
DQD
DPA
DPB
DPC
DPD
ZZ
模式
I / O-
同步
输入 -
异步
输入引脚
V
DD
V
DDQ
V
SS
TDO
电源
I / O电源
供应
地
JTAG串行输出
同步
文件编号： 38-05198牧师**
第26 5
QQ：2881677436 复制
