CY7C1019CV33
128K ×8静态RAM
特点
引脚和功能与CY7C1019BV33兼容
高速
— t
AA
= 10纳秒
CMOS的最佳速度/功耗
数据保持在2.0V
中心电源/接地引出线
自动断电时取消
易于内存扩展CE和OE选项
提供无铅和无无铅48球VFBGA ，
32引脚TSOP II和400万SOJ包装
设备具有自动断电功能，显著
取消选择时，可降低功耗。
写设备通过采取芯片使能实现
（ CE）和写使能（ WE）输入低电平。在八个数据I / O
引脚（ I / O
0
通过I / O
7
）将被写入的位置
在地址引脚指定的（A
0
至A
16
).
从设备读通过取芯片完成
使能（ CE）和输出使能（ OE ）为低，同时迫使写
使能（ WE） HIGH 。根据这些条件下，内容
由地址引脚指定的存储位置将出现
在I / O引脚。
八个输入/输出引脚（ I / O
0
通过I / O
7
）被放置在一个
高阻抗设备时，取消选择状态（ CE
HIGH ）时，输出被禁用（ OE为高电平） ，或写在
操作（ CE低， WE LOW ） 。
该CY7C1019CV33是标准的48球FBGA封装提供，
32引脚TSOP II和400 - MIL - SOJ全包
功能说明
该CY7C1019CV33是一个高性能的CMOS静态
内存由8位， 131,072字。容易记忆
膨胀是由一个低有效芯片提供使能（ CE）的
低电平有效输出使能（ OE ）和三态驱动器。这
逻辑框图
引脚配置
SOJ / TSOP II
顶视图
A
0
A
1
A
2
A
3
CE
I / O
0
I / O
1
V
CC
V
SS
I / O
2
I / O
3
WE
A
4
A
5
A
6
A
7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
A
16
A
15
A
14
A
13
OE
I / O
7
I / O
6
V
SS
V
CC
I / O
5
I / O
4
A
12
A
11
A
10
A
9
A
8
I / O
输入缓冲器
0
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
I / O
行解码器
1
I / O
检测放大器
2
128K ×8
ARRAY
I / O
I / O
I / O
I / O
I / O
3
4
5
CE
WE
OE
COLUMN
解码器
动力
下
6
7
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
赛普拉斯半导体公司
文件编号： 38-05130牧师* F
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年8月3日
[+ ]反馈
CY7C1019CV33
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
在V电源电压
CC
以相对GND
[2]
.... -0.5V至+ 4.6V
直流电压应用到输出的
在高阻抗状态
[2]
....................................- 0.5V至V
CC
+ 0.5V
直流输入电压
[2]
.................................- 0.5V至V
CC
+ 0.5V
目前进入输出（ LOW ） ......................................... 20毫安
静电放电电压............................................ >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ........ >200毫安
工作范围
范围
广告
产业
环境
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
3.3V
±
10%
3.3V
±
10%
电气特性
在整个工作范围
–10
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
描述
测试条件
分钟。
2.4
0.4
2.0
–0.3
–1
–1
GND < V
I
＆ LT ; V
CC
,
输出禁用
V
CC
=最大，
I
OUT
= 0 mA时，
f = f
最大
= 1/t
RC
最大。 V
CC
， CE＆ GT ; V
IH
V
IN
＆ GT ; V
IH
or
V
IN
＆ LT ; V
IL
, f = f
最大
最大。 V
CC
,
CE > V
CC
– 0.3V,
V
IN
＆ GT ; V
CC
– 0.3V,
或V
IN
＆ LT ; 0.3V ， F = 0
V
CC
+ 0.3
0.8
+1
+1
80
2.0
–0.3
–1
–1
马克斯。
分钟。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
75
2.0
–0.3
–1
–1
输出高电压V
CC
=最小值，
I
OH
= -4.0毫安
输出低电压
输入高电压
输入低电压
[2]
输入漏电流接地< V
I
＆ LT ; V
CC
输出漏
当前
V
CC
操作
电源电流
自动CE
掉电电流
-TTL输入
自动CE
掉电电流
-CMOS输入
V
CC
=最小值，
I
OL
= 8.0毫安
–12
马克斯。
分钟。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
70
–15
马克斯。
单位
V
V
V
V
A
A
mA
I
SB1
15
15
15
mA
I
SB2
5
5
5
mA
电容
[3]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
8
8
单位
pF
pF
注意事项：
2. V
IL
（分） = -2.0V为小于20纳秒的脉冲持续时间。
3.测试开始后任何设计或工艺变化，可能会影响这些参数。
文件编号： 38-05130牧师* F
第10 3
[+ ]反馈
CY7C1019CV33
交流测试负载和波形
[4]
R 317
3.3V
产量
30 pF的
R2 GND
351
上升时间： 1 V / ns的
3.0V
90%
10%
所有的输入脉冲
90%
10%
高阻抗特性：
R 317
3.3V
产量
5 pF的
R2
351
(b)
下降时间： 1 V / ns的
(a)
(c)
开关特性
在整个工作范围
[5]
-10
参数
读周期
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU[8]
t
PD[8]
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
读周期时间
地址到数据有效
从地址变化数据保持
CE低到数据有效
OE低到DATA有效
OE低到低Z
OE高到高Z
[6, 7]
CE低到低Z
[7]
CE高到高阻
[6, 7]
CE为低电时
CE高到掉电
写周期时间
CE低到写结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
WE高到低Z
[7]
WE低到高Z
[6, 7]
10
8
8
0
0
7
5
0
3
5
0
10
12
9
9
0
0
8
6
0
3
6
3
5
0
12
15
10
10
0
0
10
8
0
3
7
0
5
3
6
0
15
3
10
5
0
6
3
7
10
10
3
12
6
0
7
12
12
3
15
7
15
15
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
分钟。
马克斯。
分钟。
-12
马克斯。
分钟。
-15
马克斯。
单位
写周期
[9, 10]
注意事项：
4. AC特性（除了高Z ）的所有速度下都使用图（一）中所示的戴维南负载测试。高阻抗特性进行了测试，使用所有速度
在图中所示的试验负荷（ c）所示。
5.测试条件假设为3纳秒或更少的信号转换时间，定时1.5V的参考电平， 0输入脉冲电平为3.0V 。
6. t
HZOE
, t
HZCE
和叔
HZWE
指定采用5 pF的交流测试负载的负载电容部分（D ） 。过渡测
±500
毫伏从稳态电压。
7.在任何给定的温度和电压条件下，叔
HZCE
小于吨
LZCE
, t
HZOE
小于吨
LZOE
和叔
HZWE
小于吨
LZWE
对于任何给定的设备。
8.此参数由设计保证，未经测试。
9.存储器的内部写入时间由CE低电平和WE低的重叠限定。 CE和我们必须低到开始写，和过渡
任何这些信号可以终止写操作。输入数据建立和保持时间应参考该终止写信号的上升沿。
10.写周期第3的最低写入周期时间（我们控制， OE低）为t的总和
HZWE
和T
SD
.
文件编号： 38-05130牧师* F
第10 4
[+ ]反馈
CY7C1019CV33
开关波形
读周期1号
[11, 12]
t
RC
地址
t
AA
t
OHA
数据输出
以前的数据有效
数据有效
读周期2号（ OE控制）
[12, 13]
地址
t
RC
CE
t
ACE
OE
t
美国能源部
数据输出
V
CC
供应
当前
t
LZOE
高阻抗
t
LZCE
t
PU
50%
t
HZOE
t
HZCE
数据有效
t
PD
50%
ISB
ICC
高
阻抗
写周期第1号（ CE控制）
[14, 15]
t
WC
地址
t
SCE
CE
t
SA
t
SCE
t
AW
t
PWE
WE
t
SD
数据I / O
数据有效
t
HD
t
HA
注意事项：
11.设备不断选择。 OE ，CE = V
IL
.
12.我们是高读周期。
13.地址之前或暗合了CE变为低电平有效。
14.数据I / O是，如果OE = V高阻
IH
.
15.如果CE变同时与WE变为高电平高电平时，输出保持在高阻抗状态。
文件编号： 38-05130牧师* F
第10个5
[+ ]反馈
QQ：2881677436 复制
