【25/0251CY7C056VCY7C057V3.3V 16K / 32K ×36FLEx36 异步】,IC型号CY7C056V,CY7C056V PDF资料,CY7C056V经销商,ic,电子元器件-51电子网

25/0251

CY7C056V

CY7C057V

3.3V 16K / 32K ×36

FLEx36 异步双端口静态RAM

特点

真正的双端口存储器单元允许simulta-

相同的内存位置neous访问

16K ×36的组织（ CY7C056V ）

32K ×36的组织（ CY7C057V ）

0.25微米CMOS的最佳速度/功耗

高速访问： 20年12月15日NS

低功耗运行

—

主动：我

= 250 mA（典型值）

- 待机：我

SB3

= 10

（典型值）

完全异步操作

自动断电

可扩展数据总线72位或更多使用Mas-

使用多个设备时器/从芯片选择

片上仲裁逻辑

包括信号灯，允许软件握手

端口之间

INT标志的端口到端口的通信

字节在左侧选择端口

对正确的端口总线匹配

通过双芯片深度扩展使

引脚选择主机或从机

商业和工业温度范围

·小型封装

- 144引脚TQFP封装（ 20 ×20 ×1.4 MM）

—

172球BGA封装（ 1.0毫米间距）（ 15× 15毫米x.51 ）

逻辑框图

读/写

–B

读/写

左

PORT

控制

逻辑

右

PORT

控制

逻辑

I / O

-I / O

I / O

-I / O

17L

I / O

18L

-I / O

26L

I / O

控制

I / O

控制

公共汽车

MATCH

9/18/36

I / O

27L

-I / O

35L

SIZE

–A

13/14L

[1]

14/15

地址

解码

14/15

真正的双端口

RAM阵列

地址

解码

14/15

–A

13/14R

[1]

打断

SEMAPHORE

仲裁

SEM

忙

INT

[2]

SEM

忙

INT

M / S

[2]

注意事项：

1. A

–A

为16K ;一

–A

对于32K器件。

2. BUSY是在主模式下的输出和输入从机模式。

有关最新信息，请访问赛普拉斯网站www.cypress.com

赛普拉斯半导体公司

3901北一街圣何塞 CA 95134 408-943-2600

文件编号： 38-06055牧师**

修订后的2001年9月7日

CY7C056V

CY7C057V

功能说明

该CY7C056V和CY7C057V是低功耗CMOS 16K

和32K ×36的双口静态RAM 。各仲裁

方案被包括在设备的处理的情况

当多个处理器访问同一块数据。两

提供端口，允许独立的，异步的AC-

塞斯的读取和写入到任意位置的内存。 DE-的

虎钳可以用作独立的36位双端口静态

的RAM或多个设备可以以功能相结合

作为一个72位或更宽的主/从双口静态RAM 。的M / S的

销被设置用于实现72位或者更宽存储器应用程序

阳离子，而不需要单独的主站和从站devic-

ES或额外的分立逻辑。应用领域包括跨

处理器/多处理器设计，通信状态

缓冲和双端口视频/图形内存。

每个端口都有独立的控制引脚：芯片使能（ CE ）

[3]

读或写使能（R / W）和输出使能（ OE ）。两

提供了每个端口（ BUSY和INT）的标志。 BUSY显

的NAL该端口正在尝试当前访问相同的位置

通过另一端口被存取。中断标志位（ INT ） per-

通过一个装置端口或系统之间的通信MITS

邮件箱。通过这些信号被用来传递一个标志，或者令牌，

从一个端口到另一个时，表示一个共享资源是

在使用中。旗语逻辑由八个共享

锁存器。只有一侧可控制锁存器（信号）在

任何时间。信号量的控制指示的共享重

源正在使用中。自动断电功能所配置

每个端口通过片选（ CE上的独立受控

和

）引脚。

该CY7C056V和CY7C057V是144引脚薄型可用

四塑料扁平封装（ TQFP ）和172球的球栅阵列

（ BGA）封装。

注意：

3. CE为低电平时， CE

≤

和CE

≥

文件编号： 38-06055牧师**

第23页2

CY7C056V

CY7C057V

销刀豆网络gurations

144引脚薄型四方扁平封装（ TQFP ）

顶视图

I/O32L

I/O31L

VSS

I/O30L

I/O29L

I/O28L

I/O27L

VDD

I/O17L

I/O16L

I/O15L

I/O14L

VSS

I/O13L

I/O12L

I/O11L

I/O10L

I/O9L

I/O9R

I/O10R

I/O11R

I/O12R

I/O13R

VSS

I/O14R

I/O15R

I/O16R

I/O17R

VDD

I/O27R

I/O28R

I/O29R

I/O30R

VSS

I/O31R

I/O32R

I/O33L

I/O34L

I/O35L

A0L

A1L

A2L

A3L

A4L

A5L

A6L

A7L

OEL

R / WL

VDD

VSS

CE0L

CE1L

M / S

SEML

INTL

BUSYL

A8L

A9L

A10L

A11L

A12L

A13L

[4]

I/O26L

I/O25L

I/O24L

144

143

142

141

140

139

138

137

136

135

134

133

132

131

130

129

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

108

107

106

105

104

103

102

101

100

CY7C056V （ 16K ×36 ）

CY7C057V （ 32K ×36 ）

I/O33R

I/O34R

I/O35R

A0R

A1R

A2R

A3R

A4R

A5R

A6R

A7R

SIZE

OER

R / WR

VDD

VSS

VDD

CE0R

CE1R

VDD

SEMR

INTR

BUSYR

A8R

A9R

A10R

A11R

A12R

A13R

[5]

I/O26R

I/O25R

I/O24R

I/O21L

I/O20L

I/O19L

I/O18L

VDD

I/O8L

I/O7L

I/O6L

I/O5R

I/O6R

I/O7R

注意事项：

4.该引脚A14L的CY7C057V 。

5，此引脚A14R的CY7C057V 。

文件编号： 38-06055牧师**

I/O23L

I/O22L

VSS

I/O8R

VDD

I/O18R

I/O19R

I/O20R

I/O21R

VSS

I/O22R

I/O23R

I/O5L

VSS

I/O4L

I/O3L

I/O2L

I/O1L

I/O0L

I/O0R

I/O1R

I/O2R

I/O3R

I/O4R

VSS

第23页3

CY7C056V

CY7C057V

销刀豆网络gurations

（续）

172球的球栅阵列（ BGA ）

顶视图

I/O32L

I/O30L

VSS

I/O13L

VDD

I/O11L

I/O11R

VDD

I/O13R

VSS

I/O30R

I/O32R

A0L

I/O33L

I/O29

I/O17L

I/O14L

I/O12L

I/O9L

I/O9R

I / O12R I / O14R

I/O17R

I / O29R I / O33R

A0R

A1L

I/O31L

I/O27L

I/O15L

I / O10L I / O10R I / O15R

I/O27R

I/O31R

A1R

A2L

A3L

I/O35L

I/O34L

I/O28L

I/O16L

VSS

I / O16R I / O28R

I/O34R

I/O35R

A3R

A2R

A4L

A5L

B0L

A5R

A4R

VDD

A6L

A7L

B1L

SIZE

A7R

A6R

VDD

OEL

B2L

B3L

CE0L

CE0R

OER

VSS

R / WL

A8L

CE1L

CE1R

A8R

R / WR

VSS

A9L

A10L

VSS

M / S

VDD

A10R

A9R

A11L

A12L

SEML

SEMR

A12R

A11R

BUSYL

A13L

INTL

I/O26L

I/O25L

I/O19L

VSS

I / O19R I / O25R

I/O26R

INTR

A13R

BUSYR

[4]

I/O22L

I/O18L

I/O7L

I/O2L

I/O2R

I/O7R

I/O18R

I/O22R

[5]

I/O24L

I/O20L

I/O8L

I/O6L

I/O5L

I/O3L

I/O0L

I/O0R

I/O3R

I/O5R

I/O6R

I/O8R

I/O20R

I/O24R

I/O23L

I/O21L

VSS

I/O4L

VDD

I/O1L

I/O1R

VDD

I/O4R

VSS

I/O21R

I/O23R

文件编号： 38-06055牧师**

第23页4

CY7C056V

CY7C057V

选购指南

CY7C056V

CY7C057V

-12

最大访问时间（纳秒）

典型工作电流（mA ）

典型待机电流为我

SB1

（毫安）（两个端口TTL电平）

典型待机电流为我

SB3

（ μA ）（两个端口CMOS

级）

250

CY7C056V

CY7C057V

-15

240

CY7C056V

CY7C057V

-20

230

引脚德网络nitions

左侧端口

–A

13/14L

SEM

，CE

INT

忙

I / O

-I / O

35L

读/写

–B

BM ， SIZE

WA ， BA

M / S

SEM

，CE

INT

忙

I / O

-I / O

35R

读/写

正确的端口

–A

13/14R

信号灯启用

芯片使能（ CE为低电平时， CE

≤

和CE

≥

)

中断标志

忙标志

数据总线输入/输出

OUTPUT ENABLE

读/写使能

字节选择输入。声称这些信号能够读取和写入能操作

ations到存储器阵列的相应字节。

见总线匹配的细节。

主机或从机选择

地

动力

输出电流为输出（ LOW ） ............................. 20毫安

静电放电电压.......................................... >2001V

闩锁电流.............................................. ...... >200毫安

描述

地址（A

–A

为16K ;一

–A

对于32K器件）

最大额定值

（以上其中有用寿命可能受到损害。对于用户指南 -

线，没有测试。）

储存温度.................................- 65

C至+150

环境温度与

电源应用.............................................- 55

C至+ 125

电源电压对地电位............... -0.5V至+ 4.6V

直流电压适用于

在高Z状态...........................- 0.5V至V输出

+0.5V

直流输入电压...................................- 0.5V至V

+0.5V

[6]

注意：

6，脉冲宽度< 20纳秒。

工作范围

范围

产业

环境

温度

C至+70

–40

C至+ 85

3.3V

165毫伏

3.3V

165毫伏

阴影区域包含预览。

文件编号： 38-06055牧师**

第23页5

初步

CY7C056V

CY7C057V

3.3V 16K / 32K ×36

FLEx36 异步双端口静态RAM

特点

真正的双端口存储器单元允许simulta-

相同的内存位置neous访问

16K ×36的组织（ CY7C056V ）

32K ×36的组织（ CY7C057V ）

0.25微米CMOS的最佳速度/功耗

高速访问： 10/12/15/20 NS

低功耗运行

—

主动：我

= 260 mA（典型值）

- 待机：我

SB3

= 10

（典型值）

完全异步操作

自动断电

可扩展数据总线72位或更多使用Mas-

使用多个设备时器/从芯片选择

片上仲裁逻辑

包括信号灯，允许软件握手

端口之间

INT标志的端口到端口的通信

字节在左侧选择端口

对正确的端口总线匹配

通过双芯片深度扩展使

引脚选择主机或从机

商业和工业温度范围

·小型封装

- 144引脚TQFP封装（ 20 ×20 ×1.4 MM）

—

172球BGA封装（1.0毫米间距）（ 15 ×15× 0.51毫米）

逻辑框图

读/写

–B

读/写

左

PORT

控制

逻辑

右

PORT

控制

逻辑

I / O

-I / O

I / O

-I / O

17L

I / O

18L

-I / O

26L

I / O

控制

I / O

控制

公共汽车

MATCH

9/18/36

I / O

27L

-I / O

35L

SIZE

–A

13/14L

[1]

14/15

地址

解码

14/15

真正的双端口

RAM阵列

地址

解码

14/15

–A

13/14R

[1]

打断

SEMAPHORE

仲裁

SEM

忙

INT

[2]

SEM

忙

INT

M / S

[2]

注意事项：

1. A

–A

为16K ;一

–A

对于32K器件。

2. BUSY是在主模式下的输出和输入从机模式。

有关最新信息，请访问赛普拉斯网站www.cypress.com

赛普拉斯半导体公司

3901北一街

圣荷西

CA 95134

408-943-2600

2000年4月27日

初步

功能说明

该CY7C056V和CY7C057V是低功耗CMOS 16K

和32K ×36的双口静态RAM 。各仲裁

方案被包括在设备的处理的情况

当多个处理器访问同一块数据。两

提供端口，允许独立的，异步的AC-

塞斯的读取和写入到任意位置的内存。 DE-的

虎钳可以用作独立的36位双端口静态

的RAM或多个设备可以以功能相结合

作为一个72位或更宽的主/从双口静态RAM 。的M / S的

销被设置用于实现72位或者更宽存储器应用程序

阳离子，而不需要单独的主站和从站devic-

ES或额外的分立逻辑。应用领域包括跨

处理器/多处理器设计，通信状态

缓冲和双端口视频/图形内存。

CY7C056V

CY7C057V

每个端口都有独立的控制引脚：芯片使能（ CE ）

[3]

读或写使能（R / W）和输出使能（ OE ）。两

提供了每个端口（ BUSY和INT）的标志。 BUSY显

的NAL该端口正在尝试当前访问相同的位置

通过另一端口被存取。中断标志位（ INT ） per-

通过一个装置端口或系统之间的通信MITS

邮件箱。通过这些信号被用来传递一个标志，或者令牌，

从一个端口到另一个时，表示一个共享资源是

在使用中。旗语逻辑由八个共享

锁存器。只有一侧可控制锁存器（信号）在

任何时间。信号量的控制指示的共享重

源正在使用中。自动断电功能所配置

每个端口通过片选（ CE上的独立受控

和

）引脚。

该CY7C056V和CY7C057V是144引脚薄型可用

四塑料扁平封装（ TQFP ）和172球的球栅阵列

（ BGA）封装。

注意：

3. CE为低电平时， CE

≤

和CE

≥

初步

销刀豆网络gurations

144引脚薄型四方扁平封装（ TQFP ）

顶视图

I/O32L

I/O31L

VSS

I/O30L

I/O29L

I/O28L

I/O27L

VDD

I/O17L

I/O16L

I/O15L

I/O14L

VSS

I/O13L

I/O12L

I/O11L

I/O10L

I/O9L

I/O9R

I/O10R

I/O11R

I/O12R

I/O13R

VSS

I/O14R

I/O15R

I/O16R

I/O17R

VDD

I/O27R

I/O28R

I/O29R

I/O30R

VSS

I/O31R

I/O32R

CY7C056V

CY7C057V

I/O33L

I/O34L

I/O35L

A0L

A1L

A2L

A3L

A4L

A5L

A6L

A7L

OEL

R / WL

VDD

VSS

CE0L

CE1L

M / S

SEML

INTL

BUSYL

A8L

A9L

A10L

A11L

A12L

[4]

A13L

I/O26L

I/O25L

I/O24L

144

143

142

141

140

139

138

137

136

135

134

133

132

131

130

129

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

CY7C056V （ 16K ×36 ）

CY7C057V （ 32K ×36 ）

108

107

106

105

104

103

102

101

100

I/O33R

I/O34R

I/O35R

A0R

A1R

A2R

A3R

A4R

A5R

A6R

A7R

SIZE

OER

R / WR

VDD

VSS

VDD

CE0R

CE1R

VDD

SEMR

INTR

BUSYR

A8R

A9R

A10R

A11R

A12R

A13R

[5]

I/O26R

I/O25R

I/O24R

注意事项：

4.该引脚A14L的CY7C057V 。

5，此引脚A14R的CY7C057V 。

I/O23L

I/O22L

VSS

I/O5R

I/O6R

I/O7R

I/O8R

VDD

I/O18R

I/O19R

I/O20R

I/O21R

VSS

I/O22R

I/O23R

I/O19L

I/O18L

VDD

I/O8L

I/O7L

I/O6L

I/O21L

I/O20L

I/O0L

I/O0R

I/O1R

I/O2R

I/O3R

I/O4R

VSS

I/O5L

VSS

I/O4L

I/O3L

I/O2L

I/O1L

初步

销刀豆网络gurations

（续）

172球的球栅阵列（ BGA ）

顶视图

I/O32L

CY7C056V

CY7C057V

I/O30L

VSS

I/O13L

VDD

I/O13R

VSS

I/O30R

I/O32R

I / O11L I / O11R

A0L

I/O33L

I/O29

I/O17L

I / O14L I / O12L

I/O9L

I/O9R

I / O12R I / O14R I / O17R

I / O29R I / O33R

A0R

A1L

I/O31L

I/O27L

I / O15L I / O10L I / O10R I / O15R

I/O27R

I/O31R

A1R

A2L

A3L

I/O35L

I/O34L

I / O28L I / O16L

VSS

I / O16R I / O28R I / O34R

I/O35R

A3R

A2R

A4L

A5L

B0L

A5R

A4R

VDD

A6L

A7L

B1L

SIZE

A7R

A6R

VDD

OEL

B2L

B3L

CE0L

CE0R

OER

VSS

R / WL

A8L

CE1L

CE1R

A8R

R / WR

VSS

A9L

A10L

VSS

M / S

VDD

A10R

A9R

A11L

A12L

SEML

SEMR

A12R

A11R

BUSYL

A13L

[4]

INTL

I/O26L

I / O25L I / O19L

VSS

I / O19R I / O25R I / O26R

INTR

A13R

[5]

BUSYR

I/O22L

I/O18L

I/O7L

I/O2L

I/O2R

I/O7R

I/O18R

I/O22R

I/O24L

I/O20L

I/O8L

I/O6L

I/O5L

I/O3L

I/O0L

I/O0R

I/3R

I/O5R

I/O6R

I/O8R

I/O20R

I/O24R

I/O23L

I/O21L

VSS

I/O4L

VDD

I/O1L

I/O1R

VDD

I/O4R

VSS

I/O21R

I/O23R

初步

选购指南

CY7C056V

CY7C057V

-10

最大访问时间（纳秒）

典型工作电流（mA ）

典型待机电流为我

SB1

（毫安）（两个端口TTL电平）

典型待机电流为我

SB3

（ μA ）（两个端口CMOS

级）

260

CY7C056V

CY7C057V

-12

250

CY7C056V

CY7C057V

CY7C056V

CY7C057V

-15

240

CY7C056V

CY7C057V

-20

230

引脚德网络nitions

左侧端口

–A

13/14L

SEM

，CE

INT

忙

I / O

-I / O

35L

读/写

–B

BM ， SIZE

WA ， BA

M / S

SEM

，CE

INT

忙

I / O

-I / O

35R

读/写

正确的端口

–A

13/14R

信号灯启用

芯片使能（ CE为低电平时， CE

≤

和CE

≥

)

中断标志

忙标志

数据总线输入/输出

OUTPUT ENABLE

读/写使能

字节选择输入。声称这些信号能够读取和写入能操作

ations到存储器阵列的相应字节。

见总线匹配的细节。

主机或从机选择

地

动力

输出电流为输出（ LOW ） ............................. 20毫安

静电放电电压.......................................... >2001V

闩锁电流.............................................. ...... >200毫安

描述

地址（A

–A

为16K ;一

–A

对于32K器件）

最大额定值

（以上其中有用寿命可能受到损害。对于用户指南 -

线，没有测试。）

储存温度.................................- 65

C至+150

环境温度与

电源应用.............................................- 55

C至+ 125

电源电压对地电位............... -0.5V至+ 4.6V

直流电压适用于

在高Z状态...........................- 0.5V至V输出

+0.5V

直流输入电压...................................- 0.5V至V

+0.5V

[6]

注意：

6，脉冲宽度< 20纳秒。

工作范围

范围

产业

环境

温度

C至+70

–40

C至+ 85

3.3V

165毫伏

3.3V

165毫伏

阴影区域包含预览。

CY7C056V CY7C057V CY7C037V CY7C038V3.3V 16K / 32K ×36

FLEx36 异步双端口静态RAM

CY7C056V

CY7C057V

3.3V 16K / 32K ×36

FLEx36 异步双端口静态

特点

真正的双端口存储器单元允许同时

相同的内存位置的访问

16K ×36的组织（ CY7C056V ）

32K ×36的组织（ CY7C057V ）

0.25微米CMOS的最佳速度/功耗

高速访问： 20年12月15日NS

低功耗运行

- 活动：我

= 250 mA（典型值）

- 待机：我

SB3

= 10

（典型值）

完全异步操作

自动断电

可扩展数据总线72位或更多使用

使用多个时，主/从芯片选择

设备

片上仲裁逻辑

包括信号灯，允许软件握手

端口之间

INT标志的端口到端口的通信

字节在左侧选择端口

对正确的端口总线匹配

通过双芯片深度扩展使

引脚选择主机或从机

商业和工业温度范围

提供144引脚TQFP或172球BGA

无铅封装

紧凑型封装：

- 144引脚TQFP封装（ 20 ×20 ×1.4 MM）

—

172球BGA封装（ 1.0毫米间距）（ 15× 15毫米x.51 ）

逻辑框图

读/写

–B

I / O

-I / O

I / O

-I / O

17L

I / O

18L

-I / O

26L

I / O

27L

-I / O

35L

读/写

左

PORT

控制

逻辑

右

PORT

控制

逻辑

I / O

控制

I / O

控制

公共汽车

MATCH

9/18/36

I / O

SIZE

[1]

–A

13/14L

14/15

地址

解码

14/15

真正的双端口

RAM阵列

地址

解码

14/15

–A

13/14R

[1]

打断

SEMAPHORE

仲裁

SEM

忙

[2]

INT

M / S

注意事项：

1. A

–A

为16K ;一

–A

对于32K器件。

2. BUSY是在主模式下的输出和输入从机模式。

SEM

忙

[2]

INT

赛普拉斯半导体公司

文件编号： 38-06055牧师* B

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2005年9月6日

CY7C056V

CY7C057V

功能说明

该CY7C056V和CY7C057V是低功耗CMOS 16K

和32K ×36的双口静态RAM 。各仲裁

方案被包括在设备的处理的情况

当多个处理器访问同一块数据。两

提供端口，允许独立的，异步的

访问进行读取和写入的任何位置在存储器中。该

装置可以用作独立的36位双端口静态

的RAM或多个设备可以以功能相结合

作为一个72位或更宽的主/从双口静态RAM 。的M / S的

销被设置用于实现72位或者更宽存储器应用程序

阳离子，而不需要单独的主站和从站

设备或额外的分立逻辑。应用领域包括：

处理器间/多处理器设计，通信

状态缓冲和双端口视频/图形内存。

注意：

3. CE为低电平时， CE

≤

和CE

≥

每个端口都有独立的控制引脚：芯片使能（ CE ）

[3]

读或写使能（R / W）和输出使能（ OE ）。两

提供了每个端口（ BUSY和INT）的标志。忙

信号，该端口正在尝试访问相同的位置

目前正由其他端口进行访问。中断标志

（ INT ），允许通过的端口或系统之间的通信

指邮件箱。通过这些信号被用来传递一个标志，

或标记，从一个端口到另一个时，表示一个共享

资源在使用中。旗语逻辑由八个

共享锁。只有一侧可控制锁存器

（信号量）在任何时间。信号量的控制指示

该共享资源在使用中。自动断电

功能每个端口通过片选上的独立控制

（ CE

和CE

）引脚。

该CY7C056V和CY7C057V是144引脚薄型可用

四塑料扁平封装（ TQFP ）和172球的球栅阵列

（ BGA）封装。

文件编号： 38-06055牧师* B

第23页2

CY7C056V

CY7C057V

销刀豆网络gurations

144引脚薄型四方扁平封装（ TQFP ）

顶视图

I/O32L

I/O31L

VSS

I/O30L

I/O29L

I/O28L

I/O27L

VDD

I/O17L

I/O16L

I/O15L

I/O14L

VSS

I/O13L

I/O12L

I/O11L

I/O10L

I/O9L

I/O9R

I/O10R

I/O11R

I/O12R

I/O13R

VSS

I/O14R

I/O15R

I/O16R

I/O17R

VDD

I/O27R

I/O28R

I/O29R

I/O30R

VSS

I/O31R

I/O32R

I/O33L

I/O34L

I/O35L

A0L

A1L

A2L

A3L

A4L

A5L

A6L

A7L

OEL

R / WL

VDD

VSS

CE0L

CE1L

M / S

SEML

INTL

BUSYL

A8L

A9L

A10L

A11L

A12L

A13L

[4]

I/O26L

I/O25L

I/O24L

144

143

142

141

140

139

138

137

136

135

134

133

132

131

130

129

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

108

107

106

105

104

103

102

101

100

CY7C056V （ 16K ×36 ）

CY7C057V （ 32K ×36 ）

I/O33R

I/O34R

I/O35R

A0R

A1R

A2R

A3R

A4R

A5R

A6R

A7R

SIZE

OER

R / WR

VDD

VSS

VDD

CE0R

CE1R

VDD

SEMR

INTR

BUSYR

A8R

A9R

A10R

A11R

A12R

A13R

[5]

I/O26R

I/O25R

I/O24R

I/O21L

I/O20L

I/O19L

I/O18L

VDD

I/O8L

I/O7L

I/O6L

注意事项：

4.该引脚A14L的CY7C057V 。

5，此引脚A14R的CY7C057V 。

文件编号： 38-06055牧师* B

I/O23L

I/O22L

VSS

I/O5R

I/O6R

I/O7R

I/O8R

VDD

I/O18R

I/O19R

I/O20R

I/O21R

VSS

I/O22R

I/O23R

I/O0L

I/O0R

I/O1R

I/O2R

I/O3R

I/O4R

VSS

I/O5L

VSS

I/O4L

I/O3L

I/O2L

I/O1L

第23页3

CY7C056V

CY7C057V

销刀豆网络gurations

（续）

172球的球栅阵列（ BGA ）

顶视图

I/O32L

I/O30L

VSS

I/O13L

VDD

I/O13R

VSS

I/O30R

I/O32R

I / O11L I / O11R

A0L

I/O33L

I/O29

I/O17L

I/O14L

I/O12L

I/O9L

I/O9R

I / O12R I / O14R

I/O17R

I / O29R I / O33R

A0R

A1L

I/O31L

I/O27L

I/O15L

I / O10L I / O10R I / O15R

I/O27R

I/O31R

A1R

A2L

A3L

I/O35L

I/O34L

I/O28L

I/O16L

VSS

I / O16R I / O28R

I/O34R

I/O35R

A3R

A2R

A4L

A5L

B0L

A5R

A4R

VDD

A6L

A7L

B1L

SIZE

A7R

A6R

VDD

OEL

B2L

B3L

CE0L

CE0R

OER

VSS

R / WL

A8L

CE1L

CE1R

A8R

R / WR

VSS

A9L

A10L

VSS

M / S

VDD

A10R

A9R

A11L

A12L

SEML

SEMR

A12R

A11R

BUSYL

A13L

INTL

I/O26L

I/O25L

I/O19L

VSS

I / O19R I / O25R

I/O26R

INTR

A13R

BUSYR

[4]

I/O22L

I/O18L

I/O7L

I/O2L

I/O2R

I/O7R

I/O18R

I/O22R

[5]

I/O24L

I/O20L

I/O8L

I/O6L

I/O5L

I/O3L

I/O0L

I/O0R

I/O3R

I/O5R

I/O6R

I/O8R

I/O20R

I/O24R

I/O23L

I/O21L

VSS

I/O4L

VDD

I/O1L

I/O1R

VDD

I/O4R

VSS

I/O21R

I/O23R

选购指南

CY7C056V

CY7C057V

-12

最大访问时间

典型工作电流

典型待机电流为我

SB1

（两个端口TTL电平）

典型待机电流为我

SB3

（这两个端口CMOS电平）

250

CY7C056V

CY7C057V

-15

240

CY7C056V

CY7C057V

-20

230

单位

文件编号： 38-06055牧师* B

第23页4

CY7C056V

CY7C057V

引脚德网络nitions

左侧端口

–A

13/14L

SEM

，CE

INT

忙

I / O

-I / O

35L

读/写

–B

BM ， SIZE

WA ， BA

M / S

SEM

，CE

INT

忙

I / O

-I / O

35R

读/写

正确的端口

–A

13/14R

信号灯启用

芯片使能（ CE为低电平时， CE

≤

和CE

≥

)

中断标志

忙标志

数据总线输入/输出

OUTPUT ENABLE

读/写使能

字节选择输入。声称这些信号能够读取和写入操作

系统蒸发散到所述存储器阵列的相应字节。

见总线匹配的细节。

主机或从机选择

地

动力

输出电流为输出（ LOW ） ............................. 20毫安

静电放电电压........................................... >2001V

闩锁电流.............................................. ...... >200毫安

描述

地址（A

–A

为16K ;一

–A

对于32K器件）

最大额定值

[6]

（以上其中有用寿命可能受到损害。对于用户指南 -

线，没有测试。）

储存温度.................................- 65

C至+150

环境温度与

电源应用.............................................- 55

C至+ 125

电源电压对地电位............... -0.5V至+ 4.6V

直流电压适用于

在高Z状态............................- 0.5V至V输出

+0.5V

直流输入电压.................................. -0.5V至V

+0.5V

[7]

工作范围

范围

产业

环境

温度

C至+70

–40

C至+ 85

3.3V ± 165 mV的

阴影区域包含预览。

注意事项：

6.对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。

7.脉冲宽度< 20纳秒。

文件编号： 38-06055牧师* B

第23页5

初步

CY7C056V

CY7C057V

3.3V 16K / 32K ×36

FLEx36 异步双端口静态RAM

特点

真正的双端口存储器单元允许simulta-

相同的内存位置neous访问

16K ×36的组织（ CY7C056V ）

32K ×36的组织（ CY7C057V ）

0.25微米CMOS的最佳速度/功耗

高速访问： 10/12/15/20 NS

低功耗运行

—

主动：我

= 260 mA（典型值）

- 待机：我

SB3

= 10

（典型值）

完全异步操作

自动断电

可扩展数据总线72位或更多使用Mas-

使用多个设备时器/从芯片选择

片上仲裁逻辑

包括信号灯，允许软件握手

端口之间

INT标志的端口到端口的通信

字节在左侧选择端口

对正确的端口总线匹配

通过双芯片深度扩展使

引脚选择主机或从机

商业和工业温度范围

·小型封装

- 144引脚TQFP封装（ 20 ×20 ×1.4 MM）

—

172球BGA封装（1.0毫米间距）（ 15 ×15× 0.51毫米）

逻辑框图

读/写

–B

读/写

左

PORT

控制

逻辑

右

PORT

控制

逻辑

I / O

-I / O

I / O

-I / O

17L

I / O

18L

-I / O

26L

I / O

控制

I / O

控制

公共汽车

MATCH

9/18/36

I / O

27L

-I / O

35L

SIZE

–A

13/14L

[1]

14/15

地址

解码

14/15

真正的双端口

RAM阵列

地址

解码

14/15

–A

13/14R

[1]

打断

SEMAPHORE

仲裁

SEM

忙

INT

[2]

SEM

忙

INT

M / S

[2]

注意事项：

1. A

–A

为16K ;一

–A

对于32K器件。

2. BUSY是在主模式下的输出和输入从机模式。

有关最新信息，请访问赛普拉斯网站www.cypress.com

赛普拉斯半导体公司

3901北一街

圣荷西

CA 95134

408-943-2600

2000年4月27日

初步

功能说明

该CY7C056V和CY7C057V是低功耗CMOS 16K

和32K ×36的双口静态RAM 。各仲裁

方案被包括在设备的处理的情况

当多个处理器访问同一块数据。两

提供端口，允许独立的，异步的AC-

塞斯的读取和写入到任意位置的内存。 DE-的

虎钳可以用作独立的36位双端口静态

的RAM或多个设备可以以功能相结合

作为一个72位或更宽的主/从双口静态RAM 。的M / S的

销被设置用于实现72位或者更宽存储器应用程序

阳离子，而不需要单独的主站和从站devic-

ES或额外的分立逻辑。应用领域包括跨

处理器/多处理器设计，通信状态

缓冲和双端口视频/图形内存。

CY7C056V

CY7C057V

每个端口都有独立的控制引脚：芯片使能（ CE ）

[3]

读或写使能（R / W）和输出使能（ OE ）。两

提供了每个端口（ BUSY和INT）的标志。 BUSY显

的NAL该端口正在尝试当前访问相同的位置

通过另一端口被存取。中断标志位（ INT ） per-

通过一个装置端口或系统之间的通信MITS

邮件箱。通过这些信号被用来传递一个标志，或者令牌，

从一个端口到另一个时，表示一个共享资源是

在使用中。旗语逻辑由八个共享

锁存器。只有一侧可控制锁存器（信号）在

任何时间。信号量的控制指示的共享重

源正在使用中。自动断电功能所配置

每个端口通过片选（ CE上的独立受控

和

）引脚。

该CY7C056V和CY7C057V是144引脚薄型可用

四塑料扁平封装（ TQFP ）和172球的球栅阵列

（ BGA）封装。

注意：

3. CE为低电平时， CE

≤

和CE

≥

初步

销刀豆网络gurations

144引脚薄型四方扁平封装（ TQFP ）

顶视图

I/O32L

I/O31L

VSS

I/O30L

I/O29L

I/O28L

I/O27L

VDD

I/O17L

I/O16L

I/O15L

I/O14L

VSS

I/O13L

I/O12L

I/O11L

I/O10L

I/O9L

I/O9R

I/O10R

I/O11R

I/O12R

I/O13R

VSS

I/O14R

I/O15R

I/O16R

I/O17R

VDD

I/O27R

I/O28R

I/O29R

I/O30R

VSS

I/O31R

I/O32R

CY7C056V

CY7C057V

I/O33L

I/O34L

I/O35L

A0L

A1L

A2L

A3L

A4L

A5L

A6L

A7L

OEL

R / WL

VDD

VSS

CE0L

CE1L

M / S

SEML

INTL

BUSYL

A8L

A9L

A10L

A11L

A12L

[4]

A13L

I/O26L

I/O25L

I/O24L

144

143

142

141

140

139

138

137

136

135

134

133

132

131

130

129

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

CY7C056V （ 16K ×36 ）

CY7C057V （ 32K ×36 ）

108

107

106

105

104

103

102

101

100

I/O33R

I/O34R

I/O35R

A0R

A1R

A2R

A3R

A4R

A5R

A6R

A7R

SIZE

OER

R / WR

VDD

VSS

VDD

CE0R

CE1R

VDD

SEMR

INTR

BUSYR

A8R

A9R

A10R

A11R

A12R

A13R

[5]

I/O26R

I/O25R

I/O24R

注意事项：

4.该引脚A14L的CY7C057V 。

5，此引脚A14R的CY7C057V 。

I/O23L

I/O22L

VSS

I/O5R

I/O6R

I/O7R

I/O8R

VDD

I/O18R

I/O19R

I/O20R

I/O21R

VSS

I/O22R

I/O23R

I/O19L

I/O18L

VDD

I/O8L

I/O7L

I/O6L

I/O21L

I/O20L

I/O0L

I/O0R

I/O1R

I/O2R

I/O3R

I/O4R

VSS

I/O5L

VSS

I/O4L

I/O3L

I/O2L

I/O1L

初步

销刀豆网络gurations

（续）

172球的球栅阵列（ BGA ）

顶视图

I/O32L

CY7C056V

CY7C057V

I/O30L

VSS

I/O13L

VDD

I/O13R

VSS

I/O30R

I/O32R

I / O11L I / O11R

A0L

I/O33L

I/O29

I/O17L

I / O14L I / O12L

I/O9L

I/O9R

I / O12R I / O14R I / O17R

I / O29R I / O33R

A0R

A1L

I/O31L

I/O27L

I / O15L I / O10L I / O10R I / O15R

I/O27R

I/O31R

A1R

A2L

A3L

I/O35L

I/O34L

I / O28L I / O16L

VSS

I / O16R I / O28R I / O34R

I/O35R

A3R

A2R

A4L

A5L

B0L

A5R

A4R

VDD

A6L

A7L

B1L

SIZE

A7R

A6R

VDD

OEL

B2L

B3L

CE0L

CE0R

OER

VSS

R / WL

A8L

CE1L

CE1R

A8R

R / WR

VSS

A9L

A10L

VSS

M / S

VDD

A10R

A9R

A11L

A12L

SEML

SEMR

A12R

A11R

BUSYL

A13L

[4]

INTL

I/O26L

I / O25L I / O19L

VSS

I / O19R I / O25R I / O26R

INTR

A13R

[5]

BUSYR

I/O22L

I/O18L

I/O7L

I/O2L

I/O2R

I/O7R

I/O18R

I/O22R

I/O24L

I/O20L

I/O8L

I/O6L

I/O5L

I/O3L

I/O0L

I/O0R

I/3R

I/O5R

I/O6R

I/O8R

I/O20R

I/O24R

I/O23L

I/O21L

VSS

I/O4L

VDD

I/O1L

I/O1R

VDD

I/O4R

VSS

I/O21R

I/O23R

初步

选购指南

CY7C056V

CY7C057V

-10

最大访问时间（纳秒）

典型工作电流（mA ）

典型待机电流为我

SB1

（毫安）（两个端口TTL电平）

典型待机电流为我

SB3

（ μA ）（两个端口CMOS

级）

260

CY7C056V

CY7C057V

-12

250

CY7C056V

CY7C057V

CY7C056V

CY7C057V

-15

240

CY7C056V

CY7C057V

-20

230

引脚德网络nitions

左侧端口

–A

13/14L

SEM

，CE

INT

忙

I / O

-I / O

35L

读/写

–B

BM ， SIZE

WA ， BA

M / S

SEM

，CE

INT

忙

I / O

-I / O

35R

读/写

正确的端口

–A

13/14R

信号灯启用

芯片使能（ CE为低电平时， CE

≤

和CE

≥

)

中断标志

忙标志

数据总线输入/输出

OUTPUT ENABLE

读/写使能

字节选择输入。声称这些信号能够读取和写入能操作

ations到存储器阵列的相应字节。

见总线匹配的细节。

主机或从机选择

地

动力

输出电流为输出（ LOW ） ............................. 20毫安

静电放电电压.......................................... >2001V

闩锁电流.............................................. ...... >200毫安

描述

地址（A

–A

为16K ;一

–A

对于32K器件）

最大额定值

（以上其中有用寿命可能受到损害。对于用户指南 -

线，没有测试。）

储存温度.................................- 65

C至+150

环境温度与

电源应用.............................................- 55

C至+ 125

电源电压对地电位............... -0.5V至+ 4.6V

直流电压适用于

在高Z状态...........................- 0.5V至V输出

+0.5V

直流输入电压...................................- 0.5V至V

+0.5V

[6]

注意：

6，脉冲宽度< 20纳秒。

工作范围

范围

产业

环境

温度

C至+70

–40

C至+ 85

3.3V

165毫伏

3.3V

165毫伏

阴影区域包含预览。

25/0251

CY7C056V

CY7C057V

3.3V 16K / 32K ×36

FLEx36 异步双端口静态RAM

特点

真正的双端口存储器单元允许simulta-

相同的内存位置neous访问

16K ×36的组织（ CY7C056V ）

32K ×36的组织（ CY7C057V ）

0.25微米CMOS的最佳速度/功耗

高速访问： 20年12月15日NS

低功耗运行

—

主动：我

= 250 mA（典型值）

- 待机：我

SB3

= 10

（典型值）

完全异步操作

自动断电

可扩展数据总线72位或更多使用Mas-

使用多个设备时器/从芯片选择

片上仲裁逻辑

包括信号灯，允许软件握手

端口之间

INT标志的端口到端口的通信

字节在左侧选择端口

对正确的端口总线匹配

通过双芯片深度扩展使

引脚选择主机或从机

商业和工业温度范围

·小型封装

- 144引脚TQFP封装（ 20 ×20 ×1.4 MM）

—

172球BGA封装（ 1.0毫米间距）（ 15× 15毫米x.51 ）

逻辑框图

读/写

–B

读/写

左

PORT

控制

逻辑

右

PORT

控制

逻辑

I / O

-I / O

I / O

-I / O

17L

I / O

18L

-I / O

26L

I / O

控制

I / O

控制

公共汽车

MATCH

9/18/36

I / O

27L

-I / O

35L

SIZE

–A

13/14L

[1]

14/15

地址

解码

14/15

真正的双端口

RAM阵列

地址

解码

14/15

–A

13/14R

[1]

打断

SEMAPHORE

仲裁

SEM

忙

INT

[2]

SEM

忙

INT

M / S

[2]

注意事项：

1. A

–A

为16K ;一

–A

对于32K器件。

2. BUSY是在主模式下的输出和输入从机模式。

有关最新信息，请访问赛普拉斯网站www.cypress.com

赛普拉斯半导体公司

3901北一街圣何塞 CA 95134 408-943-2600

文件编号： 38-06055牧师**

修订后的2001年9月7日

CY7C056V

CY7C057V

功能说明

该CY7C056V和CY7C057V是低功耗CMOS 16K

和32K ×36的双口静态RAM 。各仲裁

方案被包括在设备的处理的情况

当多个处理器访问同一块数据。两

提供端口，允许独立的，异步的AC-

塞斯的读取和写入到任意位置的内存。 DE-的

虎钳可以用作独立的36位双端口静态

的RAM或多个设备可以以功能相结合

作为一个72位或更宽的主/从双口静态RAM 。的M / S的

销被设置用于实现72位或者更宽存储器应用程序

阳离子，而不需要单独的主站和从站devic-

ES或额外的分立逻辑。应用领域包括跨

处理器/多处理器设计，通信状态

缓冲和双端口视频/图形内存。

每个端口都有独立的控制引脚：芯片使能（ CE ）

[3]

读或写使能（R / W）和输出使能（ OE ）。两

提供了每个端口（ BUSY和INT）的标志。 BUSY显

的NAL该端口正在尝试当前访问相同的位置

通过另一端口被存取。中断标志位（ INT ） per-

通过一个装置端口或系统之间的通信MITS

邮件箱。通过这些信号被用来传递一个标志，或者令牌，

从一个端口到另一个时，表示一个共享资源是

在使用中。旗语逻辑由八个共享

锁存器。只有一侧可控制锁存器（信号）在

任何时间。信号量的控制指示的共享重

源正在使用中。自动断电功能所配置

每个端口通过片选（ CE上的独立受控

和

）引脚。

该CY7C056V和CY7C057V是144引脚薄型可用

四塑料扁平封装（ TQFP ）和172球的球栅阵列

（ BGA）封装。

注意：

3. CE为低电平时， CE

≤

和CE

≥

文件编号： 38-06055牧师**

第23页2

CY7C056V

CY7C057V

销刀豆网络gurations

144引脚薄型四方扁平封装（ TQFP ）

顶视图

I/O32L

I/O31L

VSS

I/O30L

I/O29L

I/O28L

I/O27L

VDD

I/O17L

I/O16L

I/O15L

I/O14L

VSS

I/O13L

I/O12L

I/O11L

I/O10L

I/O9L

I/O9R

I/O10R

I/O11R

I/O12R

I/O13R

VSS

I/O14R

I/O15R

I/O16R

I/O17R

VDD

I/O27R

I/O28R

I/O29R

I/O30R

VSS

I/O31R

I/O32R

I/O33L

I/O34L

I/O35L

A0L

A1L

A2L

A3L

A4L

A5L

A6L

A7L

OEL

R / WL

VDD

VSS

CE0L

CE1L

M / S

SEML

INTL

BUSYL

A8L

A9L

A10L

A11L

A12L

A13L

[4]

I/O26L

I/O25L

I/O24L

144

143

142

141

140

139

138

137

136

135

134

133

132

131

130

129

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

108

107

106

105

104

103

102

101

100

CY7C056V （ 16K ×36 ）

CY7C057V （ 32K ×36 ）

I/O33R

I/O34R

I/O35R

A0R

A1R

A2R

A3R

A4R

A5R

A6R

A7R

SIZE

OER

R / WR

VDD

VSS

VDD

CE0R

CE1R

VDD

SEMR

INTR

BUSYR

A8R

A9R

A10R

A11R

A12R

A13R

[5]

I/O26R

I/O25R

I/O24R

I/O21L

I/O20L

I/O19L

I/O18L

VDD

I/O8L

I/O7L

I/O6L

I/O5R

I/O6R

I/O7R

注意事项：

4.该引脚A14L的CY7C057V 。

5，此引脚A14R的CY7C057V 。

文件编号： 38-06055牧师**

I/O23L

I/O22L

VSS

I/O8R

VDD

I/O18R

I/O19R

I/O20R

I/O21R

VSS

I/O22R

I/O23R

I/O5L

VSS

I/O4L

I/O3L

I/O2L

I/O1L

I/O0L

I/O0R

I/O1R

I/O2R

I/O3R

I/O4R

VSS

第23页3

CY7C056V

CY7C057V

销刀豆网络gurations

（续）

172球的球栅阵列（ BGA ）

顶视图

I/O32L

I/O30L

VSS

I/O13L

VDD

I/O11L

I/O11R

VDD

I/O13R

VSS

I/O30R

I/O32R

A0L

I/O33L

I/O29

I/O17L

I/O14L

I/O12L

I/O9L

I/O9R

I / O12R I / O14R

I/O17R

I / O29R I / O33R

A0R

A1L

I/O31L

I/O27L

I/O15L

I / O10L I / O10R I / O15R

I/O27R

I/O31R

A1R

A2L

A3L

I/O35L

I/O34L

I/O28L

I/O16L

VSS

I / O16R I / O28R

I/O34R

I/O35R

A3R

A2R

A4L

A5L

B0L

A5R

A4R

VDD

A6L

A7L

B1L

SIZE

A7R

A6R

VDD

OEL

B2L

B3L

CE0L

CE0R

OER

VSS

R / WL

A8L

CE1L

CE1R

A8R

R / WR

VSS

A9L

A10L

VSS

M / S

VDD

A10R

A9R

A11L

A12L

SEML

SEMR

A12R

A11R

BUSYL

A13L

INTL

I/O26L

I/O25L

I/O19L

VSS

I / O19R I / O25R

I/O26R

INTR

A13R

BUSYR

[4]

I/O22L

I/O18L

I/O7L

I/O2L

I/O2R

I/O7R

I/O18R

I/O22R

[5]

I/O24L

I/O20L

I/O8L

I/O6L

I/O5L

I/O3L

I/O0L

I/O0R

I/O3R

I/O5R

I/O6R

I/O8R

I/O20R

I/O24R

I/O23L

I/O21L

VSS

I/O4L

VDD

I/O1L

I/O1R

VDD

I/O4R

VSS

I/O21R

I/O23R

文件编号： 38-06055牧师**

第23页4

CY7C056V

CY7C057V

选购指南

CY7C056V

CY7C057V

-12

最大访问时间（纳秒）

典型工作电流（mA ）

典型待机电流为我

SB1

（毫安）（两个端口TTL电平）

典型待机电流为我

SB3

（ μA ）（两个端口CMOS

级）

250

CY7C056V

CY7C057V

-15

240

CY7C056V

CY7C057V

-20

230

引脚德网络nitions

左侧端口

–A

13/14L

SEM

，CE

INT

忙

I / O

-I / O

35L

读/写

–B

BM ， SIZE

WA ， BA

M / S

SEM

，CE

INT

忙

I / O

-I / O

35R

读/写

正确的端口

–A

13/14R

信号灯启用

芯片使能（ CE为低电平时， CE

≤

和CE

≥

)

中断标志

忙标志

数据总线输入/输出

OUTPUT ENABLE

读/写使能

字节选择输入。声称这些信号能够读取和写入能操作

ations到存储器阵列的相应字节。

见总线匹配的细节。

主机或从机选择

地

动力

输出电流为输出（ LOW ） ............................. 20毫安

静电放电电压.......................................... >2001V

闩锁电流.............................................. ...... >200毫安

描述

地址（A

–A

为16K ;一

–A

对于32K器件）

最大额定值

（以上其中有用寿命可能受到损害。对于用户指南 -

线，没有测试。）

储存温度.................................- 65

C至+150

环境温度与

电源应用.............................................- 55

C至+ 125

电源电压对地电位............... -0.5V至+ 4.6V

直流电压适用于

在高Z状态...........................- 0.5V至V输出

+0.5V

直流输入电压...................................- 0.5V至V

+0.5V

[6]

注意：

6，脉冲宽度< 20纳秒。

工作范围

范围

产业

环境

温度

C至+70

–40

C至+ 85

3.3V

165毫伏

3.3V

165毫伏

阴影区域包含预览。

文件编号： 38-06055牧师**

第23页5

CY7C056V CY7C057V CY7C037V CY7C038V3.3 V 16K / 32K ×36

FLEx36 异步双端口静态RAM

CY7C056V

CY7C057V

3.3 V 16K / 32K ×36

FLEx36 异步双端口静态

内存

特点

■

芯片上的仲裁逻辑

信号灯包括允许软件握手

端口之间

INT标志的端口到端口的通信

字节左端口选择

正确的端口上总线匹配

通过双芯片深度扩展使

引脚选择主机或从机

商用和工业温度范围

可提供144引脚薄型四方扁平封装胶（ TQFP ）或

172球的球栅阵列（ BGA ）

无铅适用的货物

紧凑的包装：

144引脚TQFP （ 20 ×20 ×1.4 MM）

172球BGA封装（ 1.0毫米间距）（ 15× 15毫米x.51 ）

读/写

真正的双端口存储器单元允许同时

相同的内存位置的访问

16K ×36的组织（ CY7C056V ）

32K ×36的组织（ CY7C057V ）

0.25微米的互补金属氧化物半导体

（ CMOS ），以获得最佳速度/功耗

高速访问： 12/15 NS

较低的工作功耗

主动：我

= 250 mA（典型值）

待机：我

SB3

= 10

（典型值）

完全异步操作

自动断电

可扩展数据总线72位或更多使用主/从

使用多个设备时，芯片选择

读/写

–B

I / O

-I / O

I / O

-I / O

17L

I / O

18L

-I / O

26L

I / O

27L

-I / O

35L

■

逻辑框图

左

PORT

控制

逻辑

右

PORT

控制

逻辑

I / O

控制

I / O

控制

公共汽车

MATCH

9/18/36

I / O

SIZE

–A

13/14L

[1]

14/15

地址

解码

14/15

真正的双端口

RAM阵列

地址

解码

14/15

–A

13/14R

[1]

打断

SEMAPHORE

仲裁

SEM

忙

[2]

INT

M / S

笔记

1. A

–A

为16K ;一

–A

对于32K器件。

2. BUSY是在主模式下的输出和输入从机模式。

SEM

忙

[2]

INT

赛普拉斯半导体公司

文件编号： 38-06055牧师* E

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的二○一一年三月三十〇日

[+ ]反馈

CY7C056V

CY7C057V

引脚配置................................................ ........... 4

引脚配置................................................ 5 ...........

选型指南................................................ ................ 5

引脚定义................................................ .................. 6

最大额定值................................................ ............. 7

经营范围................................................ ............... 7

电气特性................................................ 8 ..

电容................................................. ..................... 8

交流测试负载和波形......................................... 9

开关特性.............................................. 10

数据保存方式............................................... ....... 11

定时................................................. ............................. 11

读周期第1号（任一端口地址访问） ........ 12

读周期2号（任一端口CE / OE访问） .......... 12

读周期3号（任一端口） ................................... 12

开关波形................................................ .... 12

写周期第1名： R / W控制时序................. 13

写周期2： CE控制时序................... 13

信号量的读写时序后，一左一右...... 14

信号争用的时序图................ 14

繁忙的写时序的图（ M / S = HIGH ） .... 15

写时序与忙碌输入（M / S = LOW ） ............... 15

忙碌的时序图号1 （ CE仲裁） .............. 16

忙碌的时序图2号（地址仲裁） ..... 16

建筑................................................. ................... 18

功能说明................................................ ... 18

写操作................................................ ......... 18

读操作................................................ ......... 18

中断................................................. .................. 18

忙................................................. ......................... 18

主/从............................................... .............. 18

信号量操作............................................... 18

正确的端口配置............................................... .. 20

正确的端口操作............................................... ....... 20

左侧端口操作............................................... .......... 20

公交车的匹配操作............................................... ...... 20

长字（ 36位）操作................................... 21

字（ 18位）操作........................................... .. 21

字节（ 9位）操作........................................... ..... 21

订购信息................................................ ...... 22

订购代码定义........................................... 22

包图................................................ .......... 23

与缩略语................................................. ....................... 24

文档约定................................................ 24

计量单位............................................... ........ 24

销售，解决方案和法律信息...................... 26

全球销售和设计支持....................... 26

产品................................................. ................... 26

的PSoC解决方案................................................ ......... 26

文件编号： 38-06055牧师* E

第26 2

[+ ]反馈

CY7C056V

CY7C057V

功能说明

该CY7C056V和CY7C057V是低功耗CMOS 16K和

32K ×36的双口静态RAM 。各仲裁方案是

包括在这些设备的多个时处理情况

处理器访问同一块数据。两个端口

规定，允许独立的异步访问

读取和写入到任意位置在存储器中。该设备可以是

用作独立的36位双端口静态RAM或多个

设备可以以用作72位或者更宽组合

主/从双口静态RAM 。在M / S引脚提供了一种用于

实现无72位或更宽的内存应用

需要单独的主设备和从设备或附加

分离

逻辑。

应用

地区

包括

处理器间/多处理器设计，通信状态

缓冲和双端口视频/图形内存。

每个端口都有独立的控制引脚：芯片使能（ CE ）

[3]

读或写使能（R / W）和输出使能（ OE ）。两个标志

提供了每个端口（ BUSY和INT ）上。 BUSY信号

端口正试图访问相同的位置，目前正在

通过其他端口进行访问。中断标志位（ INT ）许可证

由一个邮件的装置的端口或系统之间的通信

框。通过这些信号被用来传递一个标志，或者令牌，从一个

端口到另一个时，表示一个共享的资源是在使用中。该

旗语逻辑由八个共享锁。只有一个

侧能控制锁存器（信号量）在任何时间。的控制

信号指示的共享资源是在使用中。一

自动断电功能独立于控制

每个端口通过片选（ CE

和CE

）引脚。

该CY7C056V和CY7C057V是144引脚薄型可用

四塑料扁平封装（ TQFP ）和172球的球栅阵列（ BGA ）

包。

记

3. CE为低电平时， CE

和CE

文件编号： 38-06055牧师* E

第26 3

[+ ]反馈

CY7C056V

CY7C057V

销刀豆网络gurations

图1. 144引脚薄型四方扁平封装（ TQFP ）顶视图

I/O33L

I/O34L

I/O35L

A0L

A1L

A2L

A3L

A4L

A5L

A6L

A7L

OEL

R / WL

VDD

VSS

CE0L

CE1L

M / S

SEML

INTL

BUSYL

A8L

A9L

A10L

A11L

A12L

A13L

[4]

I/O26L

I/O25L

I/O24L

144

143

142

141

140

139

138

137

136

135

134

133

132

131

130

129

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

I/O32L

I/O31L

VSS

I/O30L

I/O29L

I/O28L

I/O27L

VDD

I/O17L

I/O16L

I/O15L

I/O14L

VSS

I/O13L

I/O12L

I/O11L

I/O10L

I/O9L

I/O9R

I/O10R

I/O11R

I/O12R

I/O13R

VSS

I/O14R

I/O15R

I/O16R

I/O17R

VDD

I/O27R

I/O28R

I/O29R

I/O30R

VSS

I/O31R

I/O32R

108

107

106

105

104

103

102

101

100

CY7C056V （ 16K ×36 ）

CY7C057V （ 32K ×36 ）

I/O33R

I/O34R

I/O35R

A0R

A1R

A2R

A3R

A4R

A5R

A6R

A7R

SIZE

OER

R / WR

VDD

VSS

VDD

CE0R

CE1R

VDD

SEMR

INTR

BUSYR

A8R

A9R

A10R

A11R

A12R

A13R

[5]

I/O26R

I/O25R

I/O24R

I/O21L

I/O20L

I/O19L

I/O18L

VDD

I/O8L

I/O7L

I/O6L

笔记

4.该引脚A14L的CY7C057V 。

5，此引脚A14R的CY7C057V

文件编号： 38-06055牧师* E

I/O23L

I/O22L

VSS

I/O5R

I/O6R

I/O7R

I/O8R

VDD

I/O18R

I/O19R

I/O20R

I/O21R

VSS

I/O22R

I/O23R

I/O0L

I/O0R

I/O1R

I/O2R

I/O3R

I/O4R

VSS

I/O5L

VSS

I/O4L

I/O3L

I/O2L

I/O1L

第26 4

[+ ]反馈

CY7C056V

CY7C057V

销刀豆网络gurations

（续）

图2： 172球的球栅阵列（ BGA ）

顶视图

I/O32L

I/O30L

VSS

I/O13L

VDD

I/O13R

VSS

I/O30R

I/O32R

I / O11L I / O11R

A0L

I/O33L

I/O29

I/O17L

I/O14L

I/O12L

I/O9L

I/O9R

I / O12R I / O14R

I/O17R

I / O29R I / O33R

A0R

A1L

I/O31L

I/O27L

I/O15L

I / O10L I / O10R I / O15R

I/O27R

I/O31R

A1R

A2L

A3L

I/O35L

I/O34L

I/O28L

I/O16L

VSS

I / O16R I / O28R

I/O34R

I/O35R

A3R

A2R

A4L

A5L

B0L

A5R

A4R

VDD

A6L

A7L

B1L

SIZE

A7R

A6R

VDD

OEL

B2L

B3L

CE0L

CE0R

OER

VSS

R / WL

A8L

CE1L

CE1R

A8R

R / WR

VSS

A9L

A10L

VSS

M / S

VDD

A10R

A9R

A11L

A12L

SEML

SEMR

A12R

A11R

BUSYL

A13L

INTL

I/O26L

I/O25L

I/O19L

VSS

I / O19R I / O25R

I/O26R

INTR

A13R

BUSYR

[4]

I/O22L

I/O18L

I/O7L

I/O2L

I/O2R

I/O7R

I/O18R

I/O22R

[5]

I/O24L

I/O20L

I/O8L

I/O6L

I/O5L

I/O3L

I/O0L

I/O0R

I/O3R

I/O5R

I/O6R

I/O8R

I/O20R

I/O24R

I/O23L

I/O21L

VSS

I/O4L

VDD

I/O1L

I/O1R

VDD

I/O4R

VSS

I/O21R

I/O23R

选购指南

CY7C056V

CY7C057V

-12

最大访问时间

典型工作电流

典型待机电流为我

SB1

（两个端口TTL电平）

典型待机电流为我

SB3

（这两个端口CMOS电平）

250

CY7C056V

CY7C057V

-15

240

单位

文件编号： 38-06055牧师* E

第26 5

[+ ]反馈