初步
CY2XP306
高频可编程PECL时钟产生模块
特点
60 ps的典型周期到周期抖动
- 30 ps的典型输出，输出偏斜
锁相环（ PLL ）乘法器选择
LVTTL或XO输入;六LVPECL输出
可选的输出分频器（ / 2 ）
1-133 MHz的输入频率范围
62.5-500 MHz输出频率范围
36引脚VFBGA ， 6 × 8 × 1毫米
3.3V工作电压
串行配置比率相乘
框图
QA1
fsela
QA1#
PLL_MULT
0
1
QA2
QA2#
QA3
QA3#
QB1
XIN / REF
XOUT
SER CLK
SER数据
MR
XTAL
振荡器
PLL
xM
/1
/2
0
1
QB1#
QB2
QB2#
QB3
fselb
QB3#
引脚配置（顶视图）
CY XP 2 3 0 6 3 6 VFBGAP在CONF IG URAT IO
T O服务P V IE W
QA1
Q A1 ＃
Q A2
6
Q A2 ＃
Q A3
Q A3 ＃
Q B1
Q B1 ＃
5
VDDA
GND
GND
VDDA
4
GND
SER_
数据
Q B2
QB3
VDDB
VDDA
3
XO UT
SER_
LK
Q B2 ＃
Q B3 ＃
VDDB
NC
2
X IN
GND
GND
VDDA
1
VDDB
VDDB
GND
PLL-
M ULT
MR
fsela
fselb
VDDA
A
B
C
D
E
F
G
H
赛普拉斯半导体公司
文件编号： 38-07725修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年4月8日
初步
引脚德网络nitions
针＃
A2
A3
B2,B5,C1,G2,G5,A4
A5,H1,H2,H4,H5
A1,B1,G3,G4
A6
B6
C6
D6
E6
F6
G6
H6
C4
C3
F4
F3
D1
E1
F1
G1
H3
B4
B3
表1.频率表
PLL_MULT
0
1
M（ PLL乘法器）
x16
x8
例如输入频率
19.44 MHz的
19.53 MHz的
19.44 MHz的
19.53 MHz的
38.88 MHz的
引脚名称
XIN / REF
XOUT
GND
VDDA
VDDB
QA1
QA1#
QA2
QA2#
QA3
QA3#
QB1
QB1#
QB2
QB2#
QB3
QB3#
MR
fsela
fselb
NC
参考晶振输入或LVTTL
参考晶体反馈
地
3.3V电源
3.3V电源
LVPECL时钟输出
LVPECL时钟输出（补）
LVPECL时钟输出
LVPECL时钟输出（补）
LVPECL时钟输出
LVPECL时钟输出（补）
LVPECL时钟输出
LVPECL时钟输出（补）
LVPECL时钟输出
LVPECL时钟输出（补）
LVPECL时钟输出
LVPECL时钟输出（补）
LVPECL复位;内部下拉，看看
功能表
引脚说明
CY2XP306
PLL_MULT PLL倍频器选择输入，内部上拉电阻，见
频率表
LVPECL输出分频比选择;内部下拉，看看
输出频率表
LVPECL输出分频比选择;内部下拉，看看
输出频率表
无连接
SER_DATA串行接口数据
SER_CLK串行接口的时钟
例子
PLL
输出频率
311.04兆赫
312.5兆赫
155.52兆赫
156.25兆赫
311.04兆赫
表2.输出频率表
控制引脚
fsela
fselb
表3.功能表
控制引脚
MR（异步）
0
活跃
1
复位（ QX =低， QX ＃ =高）
0
QAx = PLL输出频率
QBX = PLL输出频率
1
QAx = PLL输出频率/ 2
QBX = PLL输出频率/ 2
文件编号： 38-07725修订版**
第2 9
初步
两线串行接口
介绍
该CY2XP306有专为两线串行接口
数据传送操作，并用于编写为P
和Q值对频率的产生。 S
CLK
为串行时钟
线路由主设备控制。 S
数据
是串行双向
方面的资料线。该CY2XP306是一个从设备，并且可以
无论是读还是写上要求的数据线信息
从主设备。
图1
显示了主人之间的基本总线连接
而从设备。该总线由多个共享
设备，并且由一个上拉电阻拉高。
CY2XP306
允许数据只在时钟的低电平周期发生变化，
必须是稳定的，在时钟的高电平期间。要承认，
推动了S
数据
低了S之前
CLK
上升沿不放
低到了S
CLK
下降沿。
串行接口格式
每一个从携带的地址。的数据传输是通过发起
一开始信号（S） 。每次传送段的长度为一个字节。
从机地址和读/写位，首先从发
启动信号后，主设备。从机地址
设备必须应答（ACK ）的主设备。根据
在读/写位，主设备将或者写入数据
成（逻辑0 ）或读取从机数据（逻辑1 ） 。每
时间数据的一个字节被成功传送，接收
设备必须承认。在传输结束时，所述
主设备将产生一个停止信号（ P） 。
串行接口传输格式
图2
示出与所用的串行接口的传输格式
该CY2XP306 。两个虚拟字节之前必须转移
第一个数据字节。该CY2XP306只有三个字节
锁存器用于存储信息，和数据的第三个字节是
版权所有。额外的数据将被忽略。
串行接口规格
图2
显示了基本的传输规范。开始
和结束传输，主设备产生开始
信号（S）和一个停止信号（P ） 。启动（ S）被定义为
开关在S
数据
从高电平变为低电平而S
CLK
为
HIGH 。类似地，停止（P ）被定义为开关在S
数据
从
低到高，同时保持了S
CLK
HIGH 。这两者之间
在S信号，数据
数据
同步于S上的时钟
CLK
.
S
D A TA
S
CLK
S
LK
_ C
S
阿拉木图
_ C
R
p
R
p
V
DD
S
阿拉木图
_ C
S
CLK
“在
S
阿拉木图
“在
S
CLK
“在
S
阿拉木图
“在
米骤R D所ê ê维克
S LAV E D EV冰
图1.设备连接
S
CLK
S
数据
START （S ）
有效数据
应答
止动件（ P）的
图2.串行接口规格
1位
7位
从机地址
1位
读/写
1位
8位
虚拟字节0
1位
8位
1位
8位
1位
S
确认
确认
虚拟字节1
确认
数据0
确认
数据1
8位
确认
1位
P
图3. CY2XP306传输格式
文件编号： 38-07725修订版**
第3 9
初步
串行接口地址
CY2XP306
A6
1
A5
1
A4
0
A3
0
A2
1
A1
0
A0
1
CY2XP306
读/写
0
串行接口编程的
CY2XP306
b7
Data0
Data1
Data2
QCNTBYP
P<7>
版权所有
b6
SELPQ
P<6>
版权所有
b5
Q<5>
P<5>
版权所有
b4
Q<4>
P<4>
版权所有
b3
Q<3>
P<3>
版权所有
b2
Q<2>
P<2>
版权所有
b1
Q<1>
P<1>
版权所有
b0
Q<0>
P<0>
版权所有
要使用两线串行接口编程CY2XP306 ，
设置SELPQ有点高。该位的默认设置为LOW 。
P和Q值由下式确定：
P
最终科幻
= (P
7..0
+ 3) * 2
Q
最终科幻
= Q
5..0
+ 2.
如果QCNTBYP位被置高，则Q
最终科幻
默认值
1.该位的默认设置为LOW 。
参考
Q
Φ
如果SELPQ位被置为低电平时，PLL乘法器将被设置
在选择功能表中的值。
CyberClocks 已经开发出来，产生P和Q
值稳定的PLL操作。这个软件是下载
从www.cypress.com 。
PLL频率=基准X P / Q =输出
产量
VCO
P
PLL
图4. PLL框图
功能特定网络阳离子
晶振输入
该CY2XP306接收来自外部的基准
参考输入或外部晶振。品信是参考
晶体输入，并且引脚XOUT是参考晶体反馈。
该振荡器电路需要外部电容器。请参考
应用笔记标题
晶体振荡器主题
为
详细信息。
选择输入
有四种选择输入引脚， PLL_MULT ， MR， FSELA
和FSELB 。 PLL_MULT引脚选择的倍频器
表4.状态转换特性表
从
V
DD
On
To
QA / QB输出正常
过渡
潜伏期
3毫秒
该PLL 。该PLL_MULT引脚具有内部上拉电阻。
乘法器选择，则上
表1 ，频率表。
MR引脚复位控制引脚。它有一个内部下拉
电阻器。请参阅
表3
详细功能。
该FSELA和FSELB引脚输出分频器选择引脚，
SEE
表2
为
输出频率表。
所有这四个选择引脚是标准的LVCMOS输入。
状态转移特征
指定QA和QB银行的最大稳定时间
从设备上电输出。对于V
DD
任何序列
允许上电和掉电的CY2XP306 。
描述
从V时代
DD
应用和解决入驻输出。
表5.工作环境温度
参数
T
A
工业温度
描述
商业级温度
分钟。
0
–40
马克斯。
70
85
单位
°C
°C
文件编号： 38-07725修订版**
第4页第9
初步
绝对最大条件
参数
V
DD
V
DD
VTT
V
IN
V
OUT
LU
I
T
S
T
A
T
J
Jc
Ja
ESD
h
M
SL
描述
电源电压
工作电压
输出端接电压
输入电压
输出电压
闭锁抗扰度
温度，贮藏
温度，工作环境
温度，结
耗散，结到外壳
耗散，结到环境
ESD保护（人体模型）
湿度敏感度等级
条件
非官能
实用
相对于V
DD
相对于V
DD
实用
非官能
实用
非官能
实用
实用
–65
–40
–
11.48
85.8
2000
3
[1]
[1]
CY2XP306
分钟。
–0.3
3.135
V
DD
– 2
–0.3
–0.3
100
+150
+85
150
V
DD
+ 0.3
V
DD
+ 0.3
马克斯。
4.6
3.465
单位
V
V
V
V
V
mA
°C
°C
°C
° C / W
° C / W
V
不适用
相对于V
DD[1]
水晶要求
要求使用并行模式的基本XTAL 。外
电容是必需的，在晶体振荡电路。请
请参考应用笔记标题
晶体振荡器主题
了解详细信息。
水晶要求
参数
X
F
频率
描述
分钟。
10
马克斯。
31.25
单位
兆赫
DC特定网络阳离子
(V
DD
= 3.3 V± 5 ％ ，商业和工业温度）
参数
V
DD
V
IL1
V
IH1
V
IL2
V
IH2
V
IL3
V
IH3
R
PUP
t
PU
I
EE
V
OL
V
OH
电源电压
脚PLL_MULT输入信号电压低
脚PLL_MULT输入信号的高电压
在REF引脚的输入信号电压低
在REF引脚输入信号的高电压
LVPECL输入信号引脚MR， FSELA ， FSELB低电压
内部上拉电阻
上电时间为所有V
DD
s到达到指定的最低电压
（功率坡道必须是单调）
最大静态电源电流无输出Termi-
当前国家
LVPECL输出低电压
V
DD
= 3.3V ± 5%
LVPECL输出高电压
I
OL
= -5毫安
[2]
I
OH
= -30毫安
[2]
描述
分钟。
3.135
–
0.65
–
2.0
马克斯。
3.465
0.35
–
0.8
–
[3]
单位
V
V
DD
V
DD
V
V
V
V
k
ms
mA
V
V
V
DD
– 1.945 V
DD
– 1.625
10
0.05
–
V
DD
– 1.995
V
DD
– 1.25
100
500
150
V
DD
– 1.5
V
DD
– 0.7
在引脚MR， FSELA ， FSELB V LVPECL输入信号的高电压
DD
– 1.165
[3]
V
DD
– 0.88
注意：
1.凡V
DD
为3.3V ± 5 ％
2.相当于到V终止50Ω的
TT
.
3. V
IL3
将向下运行至GND ; V
IH3
在高达V
DD
.
文件编号： 38-07725修订版**
第5 9
QQ：2880707522 复制
