初步
CY28SRC01
PCI - Express时钟发生器
特点
一个100 MHz差分时钟的SRC
低电压频率选择输入
I
2
支持C具有回读功能
最大理想利盟扩频资料
电磁干扰（EMI）的减少
3.3V电源
16引脚TSSOP封装
引脚配置
框图
XIN
XOUT
XTAL
OSC
PLL
PLL的参考频率
分频器
网
VDD_SRC
SRCT0,SRCC0
VSS_SRC
VDD_SRC
SRCC0
SRCT0
VDD_SRC
VSS_SRC
IREF
VSSA
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD_SRC
SDATA
SCLK
XOUT
XIN
VDD_REF
VSS_REF
VDDA
16 TSSOP
IREF
SDATA
SCLK
I
2
C
逻辑
引脚说明
PIN号
7
14
15
3,4
名字
IREF
SCLK
SDATA
SRC[T/C]0
TYPE
I
我， PU
描述
连接到该引脚上的精密电阻（ 475 ）连接到内部电流
参考。
SMBus兼容SCLOCK.This引脚具有内部上拉，但三态中
断电。
I / O ，PU SMBus兼容SDATA.This引脚具有内部上拉，但三态中
断电。
O， DIF差分串行可选参考时钟。
英特尔的Type- X的缓冲区。
包括通过SMBUS超频支持
I
O
PWR
GND
PWR
GND
PWR
GND
14.318 MHz的晶振输入
14.318 MHz的晶振输出
为SRC输出3.3V电源
地面SRC输出
3.3V电源的PLL
模拟地
电源的Xtal
地面的Xtal
12
13
2, 5,16
1,6
9
8
11
10
XIN
XOUT
VDD_SRC
VSS_SRC
VDDA
VSSA
VDD_REF
VSS_REF
1.0版， 2006年11月20日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第1页9
www.SpectraLinear.com
CY28SRC01
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
在上电时初始化为它们的默认设置，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。接口不能被系统中使用
操作的功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表1中。
块写入和块读协议中概述
表2
而
表3
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ） 。
表1.命令代码定义
位
7
(6:5)
(4:0)
片选地址，设置为' 00'到接入设备
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是' 00000 '
描述
0 =块读取或块写操作， 1 =字节读取或字节写操作
表2块读取和块写入协议
块写入协议
位
1
8:2
9
10
18:11
19
27:20
28
36:29
37
45:38
46
....
....
....
....
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
数据字节/从器件应答
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
8:2
9
10
18:11
19
20
27:21
28
29
37:30
38
46:39
47
55:48
56
....
....
....
表3.字节读和字节写入协议
字节写入协议
位
1
8:2
9
10
开始
从地址 - 7位
写
感谢来自SLAVE
描述
位
1
8:2
9
10
开始
从地址 - 7位
写
感谢来自SLAVE
字节读协议
描述
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
数据字节1从从属 - 8位
应答
数据字节2从从属 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
块读协议
描述
1.0版， 2006年11月20日
第2 9
CY28SRC01
字节2 ：控制寄存器2
（续）
位
3
2
1
0
@Pup
1
0
1
1
版权所有
SRC
版权所有
版权所有
名字
版权所有
SRC扩频启用
0 =传播关，1 =铺在
版权所有
版权所有
描述
字节3 ：控制寄存器3
位
7
6
5
4
3
2
1
0
@Pup
1
0
1
0
1
1
1
1
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
名字
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
字节4 ：控制寄存器第4
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
1
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
名字
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
字节5 ：控制寄存器5
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
名字
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
字节6 ：控制寄存器6
位
7
6
5
@Pup
0
0
0
名字
TEST_SEL
TEST_MODE
版权所有
REF / N或三态选择
1 = REF / N时钟， 0 =三态
测试时钟模式进入控制
1 = REF / N或三态模式， 0 =正常运行
版权所有
描述
1.0版， 2006年11月20日
第4页第9
CY28SRC01
字节6 ：控制寄存器6
位
4
3
2
1
0
@Pup
1
0
0
1
1
版权所有
版权所有
版权所有
版权所有
版权所有
名字
版权所有
版权所有
版权所有
版权所有
版权所有
描述
字节7 ：控制寄存器7
位
7
6
5
4
3
2
1
0
@Pup
0
0
1
1
1
0
0
0
名字
版本号位3
修订准则第2位
修改代码第1位
版本号位0
供应商ID位3
供应商ID位2
供应商ID位1
供应商ID位0
描述
表4.水晶建议
频率
（基金）
14.31818 MHz的
切
AT
加载中
并行
负载帽
为12pF - 16pF的
DRIVE
（ MAX 。 ）
1mW
分流帽
（ MAX 。 ）
7 pF的
公差
（ MAX 。 ）
+ 50PPM
稳定性
（ MAX 。 ）
+ 50PPM
老化
（ MAX 。 ）
5 ppm的
水晶建议
该CY28SRC01需要并联谐振晶体。
代的串联谐振晶体会引起
CY28SRC01要在错误的频率工作，并违反
ppm的规范。对于大多数应用是有300 -ppm的
串联和并联的晶体因之间的频移
不正确加载。
计算负载电容
除了标准的外部调整电容，跟踪
电容和引脚电容，还必须考虑到
正确计算晶体负载。如前面所提到的，
在晶体的每一侧上的电容是串联在
水晶。这意味着上的每一侧上的总电容
晶体必须是两倍于规定的晶体负载电容
（CL） 。而在晶体的每一侧上的电容是在
系列水晶，装饰电容（CE1方式， CE 2）应
计算提供平等的容性负载两侧。
时钟芯片
水晶装载
晶体装在实现低ppm的perfor-关键作用
曼斯。实现低ppm的性能时，总电容
晶体将会看到，必须考虑到计算了合
priate容性负载（CL） 。
图1
显示了使用两个典型的晶体结构
微调电容器。对于以下的一个重要澄清
讨论的是，修剪电容器串联在
水晶不平行。那就是加载一个常见的误解
电容器是平行于晶体和应
大约等于晶体的负载电容。
这是不正确的。
I1
Ci2
针
3 6P
Cs1
X1
X2
Cs2
跟踪
2.8pF
XTAL
Ce1
Ce2
TRIM
27pF
图2.晶体加载实例
图1.晶体电容澄清
如先前对的每一侧所提到的，电容
晶体是串联的晶体。这意味着总capac-
第5 9
1.0版， 2006年11月20日
QQ：2880707522 复制
