CW001105
ARM966E-S
微处理器内核
初步数据表
该CW001105 ARM966E -S内核集成了ARM9E -S 32位
处理器中，指令RAM ，数据RAM，一个写缓冲器，和一个AHB
总线接口。该CW001105支持32位ARM和16位这两种
Thumb指令集，让您的高之间的权衡
高性能和高代码密度。此外，该CW001105支持
在ARM9E指令扩展。它提供了一个增强的乘法器，用于
增加的DSP性能。该CW001105核心开发利用
LSI Logic的G12
-p性能的过程。
图1
CW001105框图
指令
SRAM
DOUT
ADDR
DIN
数据
SRAM
DOUT
ADDR
DIN
AHB总线
接口单元
和
写缓冲器
系统
控制
协处理器
(CP15)
外
协处理器
接口
IA
DA
WDATA
ARM9E-S
CORE
INSTR
RDATA
系统
调节器
ETM
接口
DB08-000172-00
2001年10月
REV 。一
版权所有 2000年， 2001年由LSI Logic公司。版权所有。
1 32
AHB总线接口，简化了连接高速缓存和SRAM为基础的
内存系统。
该CW001105支持ARM调试架构，包括逻辑
协助硬件和软件调试。它支持非止
硬件调试，这使得关键的异常处理程序执行
在调试系统。该CW001105提供了实时跟踪
并支持外部协处理器。
特点
本节列出了CW001105微处理器为核心的主要特点：
ARM9E -S处理器内核
指令和数据RAM的具有自主尺寸高达512千字节
DMA接口到数据RAM
ARM的先进高性能总线（ AHB ）与接口单元
写缓冲器
–
–
–
16个字的写缓冲器深度多达四个地址
突发传输一代
支持拆分交易
外部协处理器接口
指令和数据存储器之间的系统控制器仲裁
和AHB
可选的嵌入式跟踪模块（ ETM ）提供了实时跟踪
能力
G12 -P性能的过程
0.18微米拉栅长（ 0.13有效沟道长度）
系统时钟工作在195 MHz的在最坏的情况下进行测试
条件下， 1.62 V， 115℃
2 32
DB08-000172-00
CW001105 ARM966E -S微处理器内核
2001年10月 - 修订版A
版权所有 2000年， 2001年由LSI Logic公司。版权所有。
功能说明
本节简要地描述的主要功能块
CW001105.
ARM9E -S处理器内核
该ARM9E -S处理器核心拥有哈佛总线结构与
独立的指令和数据接口。这种设计允许的并发
指令和数据的访问，并大大降低了每个周期
指令的处理器。为了获得最佳性能，单周期
两个接口都需要的内存访问，虽然内核可以
停滞不前的非顺序访问，或者速度较慢的系统内存。
使用网络连接实现的处理器已经级流水线：
指令获取（ F）
指令译码（ D）
执行（ E）
数据存储器访问（M ）
寄存器写（ W）
ARM的实现是完全互锁，从而使软件功能
相同的不同实现，而无需考虑管道
的影响。
系统控制器
系统控制器负责指令之间的相互作用
RAM ，数据RAM和总线接口单元。它的内部控制
块之间的仲裁档相应的块时，
所需。
CP15系统控制协处理器
处理器核心使用一组寄存器中的CP15协处理器来
控制该RAM的功能和写缓冲器。这些
寄存器所使用的协处理器指令MCR访问和
MRC 。
CW001105 ARM966E -S微处理器内核
DB08-000172-00
2001年10月 - 修订版A
版权所有 2000年， 2001年由LSI Logic公司。版权所有。
3 32
地址译码器
地址译码器确定存储器请求是否访问
内部RAM或AHB接口。所述地址译码器提供一个
命中/未命中指示给系统控制器，然后要么档的
核心如果AHB读或写操作缓冲需要访问或允许
执行继续如果接入击中的RAM ，或者是缓冲的写入。
指令和数据的RAM
该CW001105采用内部指令和数据存储器，以
允许高速操作而不会导致的性能损失
的访问系统总线。通常情况下， CW001105提供低功耗
解决方案不是缓存的替代品，因为内存被分割为
节省电力。指令和数据各构成的RAM块
ASIC库的编译RAM 。逻辑上，在RAM的大小可以是任意
规模高达64兆，但实际限制大约为512千字节
对于G12的技术。指令和数据存储器可以有
独特的大小。
DMA接口
直接存储器存取（DMA）接口允许一个外部设备
直达CW001105数据RAM 。如果单端口RAM的数据是
使用，那么DMA接口摊位的CW001105微处理器内核
在DMA传输过程中。如果一个双端口RAM的数据被使用时，则DMA
在DMA传输过程中的界面不熄火的CW001105 。
AHB接口单元和写缓冲
在AHB （先进的高性能总线）是新一代
AMBA总线，满足高性能要求的
综合设计。之间的AHB接口单元仲裁
在CW001105内外部总线事务的来源。这档的所有其他
访问，直到当前的请求已经完成。在AHB
接口单元支持事务的下列类型：爆
转让，分割交易，单周期总线主控切换，单
时钟边沿操作和非三态的实现。
写缓存是12项FIFO 。它增加了系统的性能。
4 32
DB08-000172-00
CW001105 ARM966E -S微处理器内核
2001年10月 - 修订版A
版权所有 2000年， 2001年由LSI Logic公司。版权所有。
外部协处理器接口
该CW001105支持协处理器通过连接
外部协处理器接口。所有类型的ARM协处理器指令
被支持。协处理器确定他们需要的说明
执行使用协处理器的流水线追随者。
JTAG和调试端口
该CW001105调试接口是基于IEEE标准。 1149.1-1990 。它
使处理器内核可以在一个给定的指令停止取
（断点） ，数据访问（观察点） ，或外部调试请求。该
JTAG式串行接口允许指令进行串行插入
芯体的管道，而无需使用外部数据总线。
嵌入式跟踪模块接口
此接口连接到外部嵌入式跟踪模块（ ETM） 。
ETM的提供了一个高速端口，用于在跟踪所述处理器核心的
即时的。
增强型指令集汇总
表1
列出的ARM9E -S作出指令的增强功能
指令集。 ARM9E的扩展提高了ARM架构的
性能中的信号处理算法。
表1
ARM9E指令集汇总
指令说明
QADD
QDSUB
SMLAxy将
SMLAWy
SMULWy
添加饱和
饱和双Rn和饱和
减
有符号整数乘法累加
有符号整数乘法累加
有符号整数乘法
指令说明
CLZ
QDADD
QSUB
SMLALxy
的SMULxy
计数，前导零
饱和双Rn和饱和
添加
饱和减法
符号乘法 - 累加
有符号整数乘法
CW001105 ARM966E -S微处理器内核
DB08-000172-00
2001年10月 - 修订版A
版权所有 2000年， 2001年由LSI Logic公司。版权所有。
5 32
QQ：2880707522 复制
