CY28410-2
时钟发生器英特尔
的Grantsdale芯片组
特点
符合Intel
CK410
支持Intel P4和Tejas的CPU
可选的CPU频率
差分时钟CPU双
100 MHz差分时钟的SRC
96 - MHz差分时钟点
48 - MHz的USB时钟
33 - MHz的PCI时钟
低电压频率选择输入
I
2
支持C具有回读功能
最大理想利盟扩频资料
电磁干扰（EMI）的减少
3.3V电源
56引脚SSOP和TSSOP封装
中央处理器
x2 / x3
SRC
x6 / x7
PCI
x9
REF
x1
DOT96
x1
USB_48
x1
框图
XIN
XOUT
引脚配置
VDD_PCI
VSS_PCI
PCI3
VDD_CPU
PCI4
CPUT [0：1 ] ， CPUC [0： 1]
CPU(T/C)2_ITP]
PCI5
VDD_SRC
VSS_PCI
SRCT [1： 6] ， SRCC [1： 6]
VDD_PCI
PCIF0/ITP_EN
PCIF1
PCIF2
VDD_PCI
VDD_48
PCI [0： 5]
USB_48
VDD_PCIF
PCIF [0： 2]
VSS_48
DOT96T
DOT96C
VDD_48兆赫
FS_B / TEST_MODE
DOT96T
VTT_PWRGD ＃ / PD
DOT96C
FS_A
USB_48
SRCT1
SRCC1
VDD_SRC
SRCT2
SRCC2
SRCT3
SRCC3
SRC4-SATAT
SRC4_SATAC
VDD_SRC
VDD_REF
REF
XTAL
OSC
PLL1
PLL的参考频率
分频器
网
FS_ [C ： A]
VTT_PWRGD ＃
IREF
PD
PLL2
SDATA
SCLK
I
2
C
逻辑
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PCI2
PCI1
PCI0
FS_C / TEST_SEL
REF
VSS_REF
XIN
XOUT
VDD_REF
SDATA
SCLK
VSS_CPU
CPUT0
CPUC0
VDD_CPU
CPUT1
CPUC1
IREF
VSSA
VDDA
CPUT2_ITP/SRCT7
CPUC2_ITP/SRCC7
VDD_SRC
SRCT6
SRCC6
SRCT5
SRCC5
VSS_SRC
56 SSOP / TSSOP
赛普拉斯半导体公司
文件编号： 38-07747牧师*。*
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年3月1日
CY28410
CY28410-2
引脚德网络nitions
PIN号
44,43,41,40
36,35
名字
CPUT / C
TYPE
O， DIF
微分CPU时钟输出。
描述
CPUT2_ITP / SRCT7 ， O， DIF
可选的差分CPU或SRC时钟输出。
CPUC2_ITP/SRCC7
ITP_EN = 0 @ VTT_PWRGD ＃断言= SRC7
ITP_EN = 1 @ VTT_PWRGD ＃断言= CPU2
DOT96T ， DOT96C
FS_A
FS_B / TEST_MODE
O， DIF
固定的96 - MHz时钟输出。
I
I
宽容3.3V输入CPU的频率选择。
请参阅DC电气规格表Vil_FS和Vih_FS规范。
宽容3.3V输入CPU的频率选择。
选择编号/ N或Hi -Z时，
在测试模式
0 =高阻， 1 =编号/ N
请参阅DC电气规格表Vil_FS和Vih_FS规范。
宽容3.3V输入CPU的频率选择。
选择测试模式下，如果拉升
到V
IHFS_C
当VTT_PWRGD ＃为低电平。
请参阅DC电气规格表
V
ILFS_C
,V
IMFS_C
,V
IHFS_C
Specifi-
阳离子。
甲精密电阻器被连接到这个引脚，其连接到所述内部
目前的参考。
14,15
18
16
53
FS_C / TEST_SEL
I
39
IREF
I
54,55,56,3,4,5 PCI
9,10
8
52
46
47
26,27
PCIF
PCIF0/ITP_EN
REF
SCLK
SDATA
SRC4_SATAT,
SRC4_SATAC
O， SE
33 MHz的时钟。
O， SE
33 MHz的时钟。
I / O， SE
33 - MHz时钟/ CPU2选择
（采样到VTT_PWRGD ＃断言） 。
1 = CPU2_ITP ，0 = SRC7
O， SE
参考时钟。
3.3V 14.318 MHz的时钟输出。
I
I / O
SMBus兼容SCLOCK 。
SMBus兼容SDATA 。
O， DIF
差分串行参考时钟。
推荐输出为SATA 。
O， DIF
差分串行参考时钟。
19,20,22,23,2 SRCT / C
4,25,31,30,33,
32
12
11
42
1,7
48
21,28,34
37
13
45
2,6
51
29
38
17
USB_48
VDD_48
VDD_CPU
VDD_PCI
VDD_REF
VDD_SRC
VDDA
VSS_48
VSS_CPU
VSS_PCI
VSS_REF
VSS_SRC
VSSA
VTT_PWRGD ＃ / PD
I / O， SE
固定的48 MHz的时钟输出。
PWR
PWR
PWR
PWR
PWR
PWR
GND
GND
GND
GND
GND
GND
我， PU
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的PLL 。
地用于输出。
地用于输出。
地用于输出。
地用于输出。
地用于输出。
地面PLL 。
3.3V的LVTTL输入是用于锁存USB_48 / FS_A电平敏感频闪，
FS_B ， FS_C / TEST_SEL和PCIF0 / ITP_EN输入。后VTT_PWRGD ＃
（低电平有效）断言，该引脚变为实时输入的断言
掉电（高电平有效）
14.318 MHz的晶振输入
50
49
XIN
XOUT
I
O， SE
14.318 MHz的晶振输出
文件编号： 38-07747牧师*。*
第17页2
CY28410-2
表1.频率选择表FS_A ， FS_B和FS_C
FS_C
MID
0
0
0
1
1
1
FS_B
0
0
1
0
0
1
1
FS_A
1
1
0
0
x
0
1
中央处理器
100兆赫
133兆赫
200兆赫
266兆赫
高阻
REF/2
REF/2
SRC
100兆赫
100兆赫
100兆赫
100兆赫
高阻
REF/8
REF/8
PCIF / PCI
33兆赫
33兆赫
33兆赫
33兆赫
高阻
REF/24
REF/24
REF0
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
高阻
REF
REF
DOT96
96兆赫
96兆赫
96兆赫
96兆赫
高阻
REF
REF
USB
48兆赫
48兆赫
48兆赫
48兆赫
高阻
REF
REF
频率选择引脚（ FS_A ， FS_B和FS_C ）
主时钟频率的选择是通过将所获得的
适当的逻辑电平FS_A ， FS_B ， FS_C输入之前
VTT_PWRGD ＃断言（所看到的时钟合成器） 。
当VTT_PWRGD ＃被采样低的时钟芯片
（表示处理器VTT电压是稳定的） ，时钟芯片
样品的FS_A ， FS_B和FS_C输入值。对于所有的逻辑
FS_A ， FS_B和FS_C水平， VTT_PWRGD ＃采用
在这一次的有效低一次性功能
VTT_PWRGD ＃被采样，所有进一步的VTT_PWRGD ＃ ，
除了在FS_A ， FS_B和FS_C变化将被忽略，
测试模式。
在上电时初始化为它们的默认设置，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。接口不能被系统中使用
操作的功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表2中。
块写入和块读协议中概述
表3
而
表4
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ） 。
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
表2.命令代码定义
位
7
(6:0)
描述
0 =块读取或块写操作， 1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是
'0000000'
表3块读取和块写入协议
块写入协议
位
1
8:2
9
10
18:11
19
27:20
28
36:29
37
45:38
46
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
字节数 - 8位
（请跳过这一步，如果我
2
C_En位设置）
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
描述
位
1
8:2
9
10
18:11
19
20
27:21
28
29
37:30
38
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
块读协议
描述
文件编号： 38-07747牧师*。*
第17页3
CY28410-2
表3块读取和块写入协议
（续）
块写入协议
位
....
....
....
....
描述
数据字节/从器件应答
数据字节N - 8位
感谢来自SLAVE
停止
位
46:39
47
55:48
56
....
....
....
....
表4字节读和字节写入协议
字节写入协议
位
1
8:2
9
10
18:11
19
27:20
28
29
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
数据字节 - 8位
感谢来自SLAVE
停止
描述
位
1
8:2
9
10
18:11
19
20
27:21
28
29
37:30
38
39
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
重复START
从地址 - 7位
读
感谢来自SLAVE
从机数据 - 8位
无应答
停止
字节读协议
描述
应答
数据字节2从从属 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
数据字节1从从属 - 8位
控制寄存器
字节0 ：控制寄存器0
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
名字
CPUT2_ITP/SRCT7
CPUC2_ITP/SRCC7
SRC[T/C]6
SRC[T/C]5
SRC[T/C]4
SRC[T/C]3
SRC[T/C]2
SRC[T/C]1
版权所有
描述
CPU [T / C ] 2_ITP / SRC [T / C ] 7输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C ] 6输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C ] 5输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C] 4输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C] 3输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C ] 2输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C] 1输出使能
0 =禁用（高阻） ， 1 =启用
保留，设为= 1
文件编号： 38-07747牧师*。*
第17页4
CY28410-2
字节1 ：控制寄存器1
位
7
6
5
4
3
@Pup
1
1
1
1
0
名字
PCIF0
DOT_96T/C
USB_48
REF
CPU PLL传播
百分比
CPU[T/C]1
CPU[T/C]0
CPUT / C
SRCT / C
PCIF
PCI
PCIF0输出使能
0 =禁用， 1 =启用
DOT_96 MHz的输出使能
0 =禁用（高阻） ， 1 =启用
USB_48 MHz的输出使能
0 =禁用， 1 =启用
REF输出使能
0 =禁用， 1 =启用
选择CPU PLL价差百分比
0 ： -0.5 ％ Downspread
1： ±0.25％ Centerspread
CPU [T / C] 1输出使能
0 =禁用（高阻） ， 1 =启用
CPU [T / C ] 0输出使能
0 =禁用（高阻） ， 1 =启用
扩频启用
0 =传播关，1 =铺在
描述
2
1
0
1
1
0
字节2 ：控制寄存器2
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
名字
PCI5
PCI4
PCI3
PCI2
PCI1
PCI0
PCIF2
PCIF1
PCI5输出使能
0 =禁用， 1 =启用
PCI4输出使能
0 =禁用， 1 =启用
PCI3输出使能
0 =禁用， 1 =启用
PCI2输出使能
0 =禁用， 1 =启用
PCI1输出使能
0 =禁用， 1 =启用
PCI0输出使能
0 =禁用， 1 =启用
PCIF2输出使能
0 =禁用， 1 =启用
PCIF1输出使能
0 =禁用， 1 =启用
描述
字节3 ：控制寄存器3
位
7
6
5
4
3
@Pup
0
0
0
0
0
名字
SRC7
SRC6
SRC5
SRC4
SRC3
描述
允许SRC [T / C] 7控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
允许SRC [T / C] 6的控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
允许SRC [T / C] 5控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
允许SRC [T / C] 4控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
允许SRC [T / C] 3控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
文件编号： 38-07747牧师*。*
第17页5
CY28410-2
时钟发生器为英特尔的Grantsdale芯片组
特点
符合Intel CK410
支持Intel P4和Tejas的CPU
可选的CPU频率
差分时钟CPU双
100 MHz差分时钟的SRC
96 MHz差分时钟点
48 MHz的USB时钟
中央处理器
x2 / x3
SRC
x6 / x7
PCI
x9
REF
x1
DOT96
x1
USB_48
x1
33 - MHz的PCI时钟
低电压频率选择输入
I
2
支持C具有回读功能
最大理想利盟扩频资料
电磁干扰（EMI）的减少
3.3V电源
56引脚SSOP和TSSOP封装
框图
XIN
XOUT
引脚配置
VDD_PCI
VSS_PCI
PCI3
VDD_CPU
PCI4
CPUT [0：1 ] ， CPUC [0： 1]
CPU(T/C)2_ITP]
PCI5
VDD_SRC
VSS_PCI
SRCT [1： 6] ， SRCC [1： 6]
VDD_PCI
PCIF0/ITP_EN
PCIF1
PCIF2
VDD_PCI
VDD_48
PCI [0： 5]
USB_48
VDD_PCIF
PCIF [0： 2]
VSS_48
DOT96T
DOT96C
VDD_48兆赫
FS_B / TEST_MODE
DOT96T
VTT_PWRGD ＃ / PD
DOT96C
FS_A
USB_48
SRCT1
SRCC1
VDD_SRC
SRCT2
SRCC2
SRCT3
SRCC3
SRC4-SATAT
SRC4_SATAC
VDD_SRC
VDD_REF
REF
XTAL
OSC
PLL1
PLL的参考频率
分频器
网
FS_ [C ： A]
VTT_PWRGD ＃
IREF
PD
PLL2
SDATA
SCLK
I
2
C
逻辑
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PCI2
PCI1
PCI0
FS_C / TEST_SEL
REF
VSS_REF
XIN
XOUT
VDD_REF
SDATA
SCLK
VSS_CPU
CPUT0
CPUC0
VDD_CPU
CPUT1
CPUC1
IREF
VSSA
VDDA
CPUT2_ITP/SRCT7
CPUC2_ITP/SRCC7
VDD_SRC
SRCT6
SRCC6
SRCT5
SRCC5
VSS_SRC
56 SSOP / TSSOP
CY28410
1.0版， 2006年11月20日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第16页1
www.SpectraLinear.com
CY28410-2
引脚德网络nitions
PIN号
44,43,41,40
36,35
名字
CPUT / C
TYPE
O， DIF
微分CPU时钟输出。
描述
CPUT2_ITP / SRCT7 ， O， DIF
可选的差分CPU或SRC时钟输出。
CPUC2_ITP/SRCC7
ITP_EN = 0 @ VTT_PWRGD ＃断言= SRC7
ITP_EN = 1 @ VTT_PWRGD ＃断言= CPU2
DOT96T ， DOT96C
FS_A
FS_B / TEST_MODE
O， DIF
固定的96 - MHz时钟输出。
I
I
宽容3.3V输入CPU的频率选择。
请参阅DC电气规格表Vil_FS和Vih_FS规范。
宽容3.3V输入CPU的频率选择。
选择编号/ N或Hi -Z时，
在测试模式
0 =高阻， 1 =编号/ N
请参阅DC电气规格表Vil_FS和Vih_FS规范。
宽容3.3V输入CPU的频率选择。
选择测试模式下，如果拉升
到V
IHFS_C
当VTT_PWRGD ＃为低电平。
请参阅DC电气规格表
V
ILFS_C
,V
IMFS_C
,V
IHFS_C
Specifi-
阳离子。
甲精密电阻器被连接到这个引脚，其连接到所述内部
目前的参考。
14,15
18
16
53
FS_C / TEST_SEL
I
39
IREF
I
54,55,56,3,4,5 PCI
9,10
8
52
46
47
26,27
PCIF
PCIF0/ITP_EN
REF
SCLK
SDATA
SRC4_SATAT,
SRC4_SATAC
O， SE
33 MHz的时钟。
O， SE
33 MHz的时钟。
I / O， SE
33 - MHz时钟/ CPU2选择
（采样到VTT_PWRGD ＃断言） 。
1 = CPU2_ITP ，0 = SRC7
O， SE
参考时钟。
3.3V 14.318 MHz的时钟输出。
I
I / O
SMBus兼容SCLOCK 。
SMBus兼容SDATA 。
O， DIF
差分串行参考时钟。
推荐输出为SATA 。
O， DIF
差分串行参考时钟。
19,20,22,23,2 SRCT / C
4,25,31,30,33,
32
12
11
42
1,7
48
21,28,34
37
13
45
2,6
51
29
38
17
USB_48
VDD_48
VDD_CPU
VDD_PCI
VDD_REF
VDD_SRC
VDDA
VSS_48
VSS_CPU
VSS_PCI
VSS_REF
VSS_SRC
VSSA
VTT_PWRGD ＃ / PD
I / O， SE
固定的48 MHz的时钟输出。
PWR
PWR
PWR
PWR
PWR
PWR
GND
GND
GND
GND
GND
GND
我， PU
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的PLL 。
地用于输出。
地用于输出。
地用于输出。
地用于输出。
地用于输出。
地面PLL 。
3.3V的LVTTL输入是用于锁存USB_48 / FS_A电平敏感频闪，
FS_B ， FS_C / TEST_SEL和PCIF0 / ITP_EN输入。后VTT_PWRGD ＃
（低电平有效）断言，该引脚变为实时输入的断言
掉电（高电平有效）
14.318 MHz的晶振输入
50
49
XIN
XOUT
I
O， SE
14.318 MHz的晶振输出
1.0版， 2006年11月20日
第16页2
CY28410-2
表1.频率选择表FS_A ， FS_B和FS_C
FS_C
MID
0
0
0
1
1
1
FS_B
0
0
1
0
0
1
1
FS_A
1
1
0
0
x
0
1
中央处理器
100兆赫
133兆赫
200兆赫
266兆赫
高阻
REF/2
REF/2
SRC
100兆赫
100兆赫
100兆赫
100兆赫
高阻
REF/8
REF/8
PCIF / PCI
33兆赫
33兆赫
33兆赫
33兆赫
高阻
REF/24
REF/24
REF0
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
高阻
REF
REF
DOT96
96兆赫
96兆赫
96兆赫
96兆赫
高阻
REF
REF
USB
48兆赫
48兆赫
48兆赫
48兆赫
高阻
REF
REF
频率选择引脚（ FS_A ， FS_B和FS_C ）
主时钟频率的选择是通过将所获得的
适当的逻辑电平FS_A ， FS_B ， FS_C输入之前
VTT_PWRGD ＃断言（所看到的时钟合成器） 。
当VTT_PWRGD ＃被采样低的时钟芯片
（表示处理器VTT电压是稳定的） ，时钟芯片
样品的FS_A ， FS_B和FS_C输入值。对于所有的逻辑
FS_A ， FS_B和FS_C水平， VTT_PWRGD ＃采用
在这一次的有效低一次性功能
VTT_PWRGD ＃被采样，所有进一步的VTT_PWRGD ＃ ，
除了在FS_A ， FS_B和FS_C变化将被忽略，
测试模式。
在上电时初始化为它们的默认设置，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。接口不能被系统中使用
操作的功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表2中。
块写入和块读协议中概述
表3
而
表4
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ） 。
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
表2.命令代码定义
位
7
(6:0)
描述
0 =块读取或块写操作， 1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是
'0000000'
表3块读取和块写入协议
块写入协议
位
1
8:2
9
10
18:11
19
27:20
28
36:29
37
45:38
46
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
字节数 - 8位
（请跳过这一步，如果我
2
C_En位设置）
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
描述
位
1
8:2
9
10
18:11
19
20
27:21
28
29
37:30
38
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
块读协议
描述
1.0版， 2006年11月20日
第16页3
CY28410-2
表3块读取和块写入协议
（续）
块写入协议
位
....
....
....
....
描述
数据字节/从器件应答
数据字节N - 8位
感谢来自SLAVE
停止
位
46:39
47
55:48
56
....
....
....
....
表4字节读和字节写入协议
字节写入协议
位
1
8:2
9
10
18:11
19
27:20
28
29
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
数据字节 - 8位
感谢来自SLAVE
停止
描述
位
1
8:2
9
10
18:11
19
20
27:21
28
29
37:30
38
39
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
重复START
从地址 - 7位
读
感谢来自SLAVE
从机数据 - 8位
无应答
停止
字节读协议
描述
应答
数据字节2从从属 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
数据字节1从从属 - 8位
控制寄存器
字节0 ：控制寄存器0
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
名字
CPUT2_ITP/SRCT7
CPUC2_ITP/SRCC7
SRC[T/C]6
SRC[T/C]5
SRC[T/C]4
SRC[T/C]3
SRC[T/C]2
SRC[T/C]1
版权所有
描述
CPU [T / C ] 2_ITP / SRC [T / C ] 7输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C ] 6输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C ] 5输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C] 4输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C] 3输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C ] 2输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C] 1输出使能
0 =禁用（高阻） ， 1 =启用
保留，设为= 1
1.0版， 2006年11月20日
第16页4
CY28410-2
字节1 ：控制寄存器1
位
7
6
5
4
3
@Pup
1
1
1
1
0
名字
PCIF0
DOT_96T/C
USB_48
REF
CPU PLL传播
百分比
CPU[T/C]1
CPU[T/C]0
CPUT / C
SRCT / C
PCIF
PCI
PCIF0输出使能
0 =禁用， 1 =启用
DOT_96 MHz的输出使能
0 =禁用（高阻） ， 1 =启用
USB_48 MHz的输出使能
0 =禁用， 1 =启用
REF输出使能
0 =禁用， 1 =启用
选择CPU PLL价差百分比
0 ： -0.5 ％ Downspread
1： ±0.25％ Centerspread
CPU [T / C] 1输出使能
0 =禁用（高阻） ， 1 =启用
CPU [T / C ] 0输出使能
0 =禁用（高阻） ， 1 =启用
扩频启用
0 =传播关，1 =铺在
描述
2
1
0
1
1
0
字节2 ：控制寄存器2
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
名字
PCI5
PCI4
PCI3
PCI2
PCI1
PCI0
PCIF2
PCIF1
PCI5输出使能
0 =禁用， 1 =启用
PCI4输出使能
0 =禁用， 1 =启用
PCI3输出使能
0 =禁用， 1 =启用
PCI2输出使能
0 =禁用， 1 =启用
PCI1输出使能
0 =禁用， 1 =启用
PCI0输出使能
0 =禁用， 1 =启用
PCIF2输出使能
0 =禁用， 1 =启用
PCIF1输出使能
0 =禁用， 1 =启用
描述
字节3 ：控制寄存器3
位
7
6
5
4
3
@Pup
0
0
0
0
0
名字
SRC7
SRC6
SRC5
SRC4
SRC3
描述
允许SRC [T / C] 7控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
允许SRC [T / C] 6的控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
允许SRC [T / C] 5控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
允许SRC [T / C] 4控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
允许SRC [T / C] 3控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
1.0版， 2006年11月20日
第16页5
QQ：2881677436 复制
