CY28400-2
100 - MHz差分缓冲器用于PCI Express
和SATA
特点
CK409和CK410伴侣缓冲
四个0.7V的差分时钟输出对
OE_INV输入反相OE ， PWRDWN和
SRC_STP活跃水平
个人OE控制
低抖动CTC （ < 50 PS）
可编程带宽
SRC_STP电源管理控制
SMBus的块/字节/字读写的支持
3.3V工作电压
PLL旁路可配置
除以2可编程输出
28引脚SSOP和TSSOP封装
功能说明
该CY28400-2是差分缓冲器，并作为一个
同伴设备到CK409或CK410时钟发生器。
该设备能够分配序列的参考
时钟（ SRC ）的PCI Express和SATA的实现。
框图
引脚配置
OE_INV
OE_1 ， OE_6
SRC_STP
PWRDWN
DIFT1
产量
控制
DIFC1
DIFT2
SCLK
SDATA
SMBUS
调节器
产量
卜FF器
DIFC2
PLL / BYPASS ＃
SRCT_IN
SRCC_IN
DIFT5
DIFC5
VDD
SRCT_IN
SRCC_IN
VSS
VDD
DIFT1
DIFC1
OE_1
DIFT2
DIFC2
VDD
PLL / BYPASS ＃
SCLK
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD_A
VSS_A
IREF
OE_INV
VDD
DIFT6
DIFC6
0E_6
DIFT5
DIFC5
VDD
HIGH_BW ＃
SRC_STP
PWRDWN
DIV
HIGH_BW ＃
DIFT6
DIFC6
28 SSOP / TSSOP
CY28400-2
PLL
赛普拉斯半导体公司
文件编号： 38-07722牧师* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2005年10月27日
CY28400-2
引脚说明
针
2,3
名字
SRCT_IN ， SRCC_IN
TYPE
我， DIF
0.7V差分输入
描述
6,7 ; 9,10 ; 20,19 ; DIF [ T / C ] [2 ：1] & [6：5 ]
23,22
8,21
OE_1 ， OE_6
O， DIF
0.7V的差分时钟输出
我， SE
3.3V LVTTL输入，使差分输出
高电平有效，如果OE_INV = 0
低电平有效，如果OE_INV = 1
3.3V的LVTTL输入用于选择PLL带宽
0 =高带宽， 1 =低体重
3.3V LVTTL输入掉电
低电平有效，如果OE_INV = 0
高电平有效，如果OE_INV = 1
3.3V LVTTL输入SRC_STP 。
禁用停止的输出。
低电平有效，如果OE_INV = 0
高电平有效，如果OE_INV = 1
SMBus从时钟输入
精密电阻连接到该引脚的差分输出设置
当前
3.3V LVTTL输入选择扇出或PLL操作
3.3V电源的PLL
地面PLL
接地输出
对于3.3V输出电源
设置OE_ [ 7 ：0]输入极性带， SRC_STP和PWRDWN
17
15
HIGH_BW ＃
PWRDWN
我， SE
我， SE
16
SRC_STP
我， SE
13
14
26
12
28
27
4
1,5,11,18,24
25
SCLK
SDATA
IREF
PLL / BYPASS ＃
VDD_A
VSS_A
VSS
VDD
OE_INV
我， SE
I
I
PWR
GND
GND
PWR
我， SE
I / O， OC
集电极开路的SMBus数据
串行数据接口
以提高时钟缓冲器的灵活性和功能，一个
设置两个信号的串行接口。通过串行数据
接口，各种设备的功能，如个人时钟
输出缓冲器，可以单独启用或禁用。该
与串行数据接口相关的寄存器初始化为
它们的默认设置上电时，并且因此使用该
接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口不能被用于在系统操作期间使用
功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表1中。
块写入和块读协议中概述
表2
而
表3
概述了相应的字节写和字节
读协议。从机接收地址为11011100 （ DCH ） 。
表1.命令代码定义
位
7
(6:0)
0 =块读取或写入的块操作
1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是
'0000000'
描述
表2块读取和块写入协议
块写入协议
位
1
2:8
开始
从地址 - 7位
描述
位
1
2:8
开始
从地址 - 7位
块读协议
描述
文件编号： 38-07722牧师* C
第16页2
CY28400-2
表2块读取和块写入协议
（续）
块写入协议
位
9
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
从主机字节数 - 8位
感谢来自SLAVE
数据字节0的主人 - 8位
感谢来自SLAVE
1，数据字节从主 - 8位
感谢来自SLAVE
从主数据字节/应答
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
表3.字节读和字节写入协议
字节写入协议
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]的
该字节的命令码表示的偏移是
访问
感谢来自SLAVE
从主数据字节 - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]
的命令代码表示的偏移量
要访问的字节
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从机的数据字节 - 8位
感谢来自主
停止
字节读协议
描述
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
从主机确认
数据字节0从从属 - 8位
从主机确认
数据字节1从从属 - 8位
从主机确认
从机的数据字节/应答
从机的数据字节N - 8位
从主机确认
停止
块读协议
描述
19
20:27
28
29
19
20
21:27
28
29
30:37
38
39
字节0 ：控制寄存器0
位
7
6
@Pup
0
0
名字
PWRDWN驱动模式
SRC_STP驱动模式
描述
掉电驱动模式
0 =驱动停止时， 1 =三态
SRC停止驱动模式
0 =驱动停止时， 1 =三态
第16页3
文件编号： 38-07722牧师* C
CY28400-2
字节0 ：控制寄存器0
（续）
位
5
4
3
2
1
0
@Pup
0
0
0
1
1
1
版权所有
版权所有
版权所有
HIGH_BW ＃
PLL / BYPASS ＃
SRC_DIV2#
名字
版权所有
版权所有
版权所有
HIGH_BW ＃
0 =高带宽， 1 =低带宽
PLL / BYPASS ＃
0 =扇出缓冲器， 1 = PLL模式
SRC_DIV2 ＃配置输出频率的一半，输入频率
0 = 2模式分（输出=输入/ 2） ， 1 =正常（输出=输入）
描述
字节1 ：控制寄存器1
位
7
6
@Pup
1
1
版权所有
OE_6
名字
版权所有
DIF [T / C ] 6输出使能
0 =禁用（三态）
1 =启用
DIF [T / C ] 5输出使能
0 =禁用（三态）
1 =启用
版权所有
版权所有
DIF [T / C ] 2输出使能
0 =禁用（三态）
1 =启用
DIF [T / C] 1输出使能
0 =禁用（三态）
1 =启用
版权所有
描述
5
1
OE_5
4
3
2
1
1
1
版权所有
版权所有
OE_2
1
1
OE_1
0
1
版权所有
字节2 ：控制寄存器2
位
7
6
@Pup
0
0
版权所有
SRC_STP_DIF[T/C]6
名字
版权所有
允许控制DIF [T / C ] 6 SRC_STP的断言
0 =自由运行
1 =停止与SRC_STP
允许控制DIF [T / C ] 5与SRC_STP的断言
0 =自由运行
1 =停止与SRC_STP
版权所有
版权所有
允许控制DIF [T / C ] 2 SRC_STP的断言
0 =自由运行
1 =停止与SRC_STP
允许控制DIF [T / C] 1与SRC_STP的断言
0 =自由运行
1 =停止与SRC_STP
版权所有
描述
5
0
SRC_STP_DIF[T/C]5
4
3
2
0
0
0
版权所有
版权所有
SRC_STP_DIF[T/C]2
1
0
SRC_STP_DIF[T/C]1
0
0
版权所有
文件编号： 38-07722牧师* C
第16页4
CY28400-2
字节3 ：控制寄存器3
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
名字
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
字节4 ：供应商ID注册
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
1
0
0
0
名字
版本号位3
修订准则第2位
修改代码第1位
版本号位0
供应商ID位3
供应商ID位2
供应商ID位1
供应商ID位0
描述
字节5 ：控制寄存器5
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
名字
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
OE_INV澄清
该OE_INV引脚是输入带采样电源接通时。该
这个输入的功能是设置有效电平为极性
OE_1 ， OE_6 ， PWRDWN和SRC_STP输入引脚。 “活动
高“表示输入的功能被断言时
在该引脚的输入电压电平为高和无效状态时
在输入端上的电压电平为低。 “低电平有效”表示
将输入信息的功能被断言时的电压电平
在输入端为低电平并拉高时在所述电压电平
输入引脚为高电平。见V
IH
和V
IL
在直流电气规范
阳离子输入电压高低不等。
OE_INV
0
1
PWRDWN
低电平有效
高电平有效
SRC
低电平有效
高电平有效
OE_1 ， OE_6
高电平有效
低电平有效
PWRDWN澄清
该PWRDWN引脚用来关闭一个异步输入
所有的钟表干净，指示装置，以唤起电源
节能模式。这可能是高电平或低电平有效
根据OE_INV输入的绑值。该
PWRDWN引脚应置切断输入之前
时钟或电源，以保证所有时钟的无故障停机
方式。此信号之前同步器件内部
到断电的时钟缓冲器。 PWRDWN是
异步输入为系统加电。当
PWRDWN引脚置位，所有的时钟将被举高或
三态（取决于控制寄存器驱动器的状态
模式和OE位）之前关闭的VCO 。所有的时钟将
启动和停止，没有任何异常行为，并满足所有交流
和直流参数。这意味着，没有毛刺，频率
移轴或等振幅异常。
文件编号： 38-07722牧师* C
第16页5
CY28400-2
100 MHz差分缓冲器，用于PCI Express和SATA
特点
CK409和CK410伴侣缓冲
四个0.7V的差分时钟输出对
OE_INV输入反相OE ， PWRDWN和
SRC_STP活跃水平
个人OE控制
低抖动CTC （ < 50 PS）
可编程带宽
SRC_STP电源管理控制
SMBus的块/字节/字读写的支持
3.3V工作电压
PLL旁路可配置
除以2可编程输出
28引脚SSOP和TSSOP封装
功能说明
该CY28400-2是差分缓冲器，并作为一个
同伴设备到CK409或CK410时钟发生器。
该设备能够分配序列的参考
时钟（ SRC ）的PCI Express和SATA的实现。
框图
引脚配置
OE_INV
OE_1 ， OE_6
SRC_STP
PWRDWN
DIFT1
产量
控制
DIFC1
DIFT2
SCLK
SDATA
SMBUS
调节器
产量
卜FF器
DIFC2
PLL / BYPASS ＃
SRCT_IN
SRCC_IN
DIFT5
DIFC5
VDD
SRCT_IN
SRCC_IN
VSS
VDD
DIFT1
DIFC1
OE_1
DIFT2
DIFC2
VDD
PLL / BYPASS ＃
SCLK
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD_A
VSS_A
IREF
OE_INV
VDD
DIFT6
DIFC6
0E_6
DIFT5
DIFC5
VDD
HIGH_BW ＃
SRC_STP
PWRDWN
DIV
HIGH_BW ＃
DIFT6
DIFC6
28 SSOP / TSSOP
CY28400-2
PLL
1.0版， 2006年11月21日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
分页： 15 1
www.SpectraLinear.com
CY28400-2
引脚说明
针
2,3
名字
SRCT_IN ， SRCC_IN
TYPE
我， DIF
0.7V差分输入
描述
6,7 ; 9,10 ; 20,19 ; DIF [ T / C ] [2 ：1] & [6：5 ]
23,22
8,21
OE_1 ， OE_6
O， DIF
0.7V的差分时钟输出
我， SE
3.3V LVTTL输入，使差分输出
高电平有效，如果OE_INV = 0
低电平有效，如果OE_INV = 1
3.3V的LVTTL输入用于选择PLL带宽
0 =高带宽， 1 =低体重
3.3V LVTTL输入掉电
低电平有效，如果OE_INV = 0
高电平有效，如果OE_INV = 1
3.3V LVTTL输入SRC_STP 。
禁用停止的输出。
低电平有效，如果OE_INV = 0
高电平有效，如果OE_INV = 1
SMBus从时钟输入
精密电阻连接到该引脚的差分输出设置
当前
3.3V LVTTL输入选择扇出或PLL操作
3.3V电源的PLL
地面PLL
接地输出
对于3.3V输出电源
设置OE_ [ 7 ：0]输入极性带， SRC_STP和PWRDWN
17
15
HIGH_BW ＃
PWRDWN
我， SE
我， SE
16
SRC_STP
我， SE
13
14
26
12
28
27
4
1,5,11,18,24
25
SCLK
SDATA
IREF
PLL / BYPASS ＃
VDD_A
VSS_A
VSS
VDD
OE_INV
我， SE
I
I
PWR
GND
GND
PWR
我， SE
I / O， OC
集电极开路的SMBus数据
串行数据接口
以提高时钟缓冲器的灵活性和功能，一个
设置两个信号的串行接口。通过串行数据
接口，各种设备的功能，如个人时钟
输出缓冲器，可以单独启用或禁用。该
与串行数据接口相关的寄存器初始化为
它们的默认设置上电时，并且因此使用该
接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口不能被用于在系统操作期间使用
功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表1中。
块写入和块读协议中概述
表2
而
表3
概述了相应的字节写和字节
读协议。从机接收地址为11011100 （ DCH ） 。
表1.命令代码定义
位
7
(6:0)
0 =块读取或写入的块操作
1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是
'0000000'
描述
表2块读取和块写入协议
块写入协议
位
1
2:8
开始
从地址 - 7位
描述
位
1
2:8
开始
从地址 - 7位
块读协议
描述
1.0版， 2006年11月21日
分页： 15 2
CY28400-2
表2块读取和块写入协议
（续）
块写入协议
位
9
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
从主机字节数 - 8位
感谢来自SLAVE
数据字节0的主人 - 8位
感谢来自SLAVE
1，数据字节从主 - 8位
感谢来自SLAVE
从主数据字节/应答
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
表3.字节读和字节写入协议
字节写入协议
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]的
该字节的命令码表示的偏移是
访问
感谢来自SLAVE
从主数据字节 - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]
的命令代码表示的偏移量
要访问的字节
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从机的数据字节 - 8位
感谢来自主
停止
字节读协议
描述
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
从主机确认
数据字节0从从属 - 8位
从主机确认
数据字节1从从属 - 8位
从主机确认
从机的数据字节/应答
从机的数据字节N - 8位
从主机确认
停止
块读协议
描述
19
20:27
28
29
19
20
21:27
28
29
30:37
38
39
字节0 ：控制寄存器0
位
7
6
@Pup
0
0
名字
PWRDWN驱动模式
SRC_STP驱动模式
描述
掉电驱动模式
0 =驱动停止时， 1 =三态
SRC停止驱动模式
0 =驱动停止时， 1 =三态
1.0版， 2006年11月21日
第15 3
CY28400-2
字节0 ：控制寄存器0
（续）
位
5
4
3
2
1
0
@Pup
0
0
0
1
1
1
版权所有
版权所有
版权所有
HIGH_BW ＃
PLL / BYPASS ＃
SRC_DIV2#
名字
版权所有
版权所有
版权所有
HIGH_BW ＃
0 =高带宽， 1 =低带宽
PLL / BYPASS ＃
0 =扇出缓冲器， 1 = PLL模式
SRC_DIV2 ＃配置输出频率的一半，输入频率
0 = 2模式分（输出=输入/ 2） ， 1 =正常（输出=输入）
描述
字节1 ：控制寄存器1
位
7
6
@Pup
1
1
版权所有
OE_6
名字
版权所有
DIF [T / C ] 6输出使能
0 =禁用（三态）
1 =启用
DIF [T / C ] 5输出使能
0 =禁用（三态）
1 =启用
版权所有
版权所有
DIF [T / C ] 2输出使能
0 =禁用（三态）
1 =启用
DIF [T / C] 1输出使能
0 =禁用（三态）
1 =启用
版权所有
描述
5
1
OE_5
4
3
2
1
1
1
版权所有
版权所有
OE_2
1
1
OE_1
0
1
版权所有
字节2 ：控制寄存器2
位
7
6
@Pup
0
0
版权所有
SRC_STP_DIF[T/C]6
名字
版权所有
允许控制DIF [T / C ] 6 SRC_STP的断言
0 =自由运行
1 =停止与SRC_STP
允许控制DIF [T / C ] 5与SRC_STP的断言
0 =自由运行
1 =停止与SRC_STP
版权所有
版权所有
允许控制DIF [T / C ] 2 SRC_STP的断言
0 =自由运行
1 =停止与SRC_STP
允许控制DIF [T / C] 1与SRC_STP的断言
0 =自由运行
1 =停止与SRC_STP
版权所有
描述
5
0
SRC_STP_DIF[T/C]5
4
3
2
0
0
0
版权所有
版权所有
SRC_STP_DIF[T/C]2
1
0
SRC_STP_DIF[T/C]1
0
0
版权所有
1.0版， 2006年11月21日
第15 4
CY28400-2
字节3 ：控制寄存器3
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
名字
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
字节4 ：供应商ID注册
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
1
0
0
0
名字
版本号位3
修订准则第2位
修改代码第1位
版本号位0
供应商ID位3
供应商ID位2
供应商ID位1
供应商ID位0
描述
字节5 ：控制寄存器5
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
名字
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
OE_INV澄清
该OE_INV引脚是输入带采样电源接通时。该
这个输入的功能是设置有效电平为极性
OE_1 ， OE_6 ， PWRDWN和SRC_STP输入引脚。 “活动
高“表示输入的功能被断言时
在该引脚的输入电压电平为高和无效状态时
在输入端上的电压电平为低。 “低电平有效”表示
将输入信息的功能被断言时的电压电平
在输入端为低电平并拉高时在所述电压电平
输入引脚为高电平。见V
IH
和V
IL
在直流电气规范
阳离子输入电压高低不等。
OE_INV
0
1
PWRDWN
低电平有效
高电平有效
SRC
低电平有效
高电平有效
OE_1 ， OE_6
高电平有效
低电平有效
PWRDWN澄清
该PWRDWN引脚用来关闭一个异步输入
所有的钟表干净，指示装置，以唤起电源
节能模式。这可能是高电平或低电平有效
根据OE_INV输入的绑值。该
PWRDWN引脚应置切断输入之前
时钟或电源，以保证所有时钟的无故障停机
方式。此信号之前同步器件内部
到断电的时钟缓冲器。 PWRDWN是
异步输入为系统加电。当
PWRDWN引脚置位，所有的时钟将被举高或
三态（取决于控制寄存器驱动器的状态
模式和OE位）之前关闭的VCO 。所有的时钟将
启动和停止，没有任何异常行为，并满足所有交流
和直流参数。这意味着，没有毛刺，频率
移轴或等振幅异常。
1.0版， 2006年11月21日
第15个5
QQ：2881677436 复制
