58
初步
CY28358
200 - MHz差分时钟缓冲器/驱动器
特点
高达200 MHz运行
锁相的双回路数据时钟分配
速率同步DRAM应用
分配一个时钟输入到6的差分输出
外部反馈引脚FBIN是用来同步
输出到时钟输入
符合DDR1规格
为降低EMI的扩频意识到
28引脚SSOP封装
描述
该PLL时钟缓冲器被设计为2.5 VDD和2.5 AVDD
运算和差分输出电平。
此装置是将分配一个时钟输入端的零延迟缓冲器
CLKIN至6个差分对时钟输出（ CLKT [0： 5]
CLKC [0： 4] ）和一个反馈时钟输出FBOUT 。时钟
输出由输入时钟CLKIN和所述馈控制
回时钟FBIN 。
两线串行总线可以设置每路输出时钟对
（ CLKT [0 ： 5 ] ， CLKC [ 0 ： 5 ] ）的Hi-Z状态。当AVDD为
接地， PLL被关闭，旁路测试purpos-
ES 。
在此装置中的PLL使用输入时钟CLKIN和所述
反馈时钟FBIN提供高性能，低偏移，
低抖动输出差分时钟。
框图
引脚配置
10
SCLK
SDATA
串行
接口
逻辑
CLKT2
CLKC2
CLKT3
CLKC3
CLKIN
NC
AVDD
AGND
VDD
CLKT2
CLKC2
CY28358
CLKT0
CLKC0
CLKT1
CLKC1
CLKC0
CLKT0
VDD
CLKT1
CLKC1
GND
SCLK
CLKIN
PLL
FBIN
CLKT4
CLKC4
CLKT5
CLKC5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
CLKC5
CLKT5
CLKC4
CLKT4
VDD
SDATA
NC
FBIN
FBOUT
NC
CLKT3
CLKC3
GND
AVDD
FBOUT
28引脚SSOP
赛普拉斯半导体公司
文件编号： 38-07417修订版**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月14日
初步
引脚说明
[1]
针
8
20
2,4,13,17,24,26
1,5,14,16,25,27
19
名字
CLKIN
FBIN
CLKT （0： 5）
CLKC （0： 5）
FBOUT
I / O
I
I
O
O
O
时钟输入。
反馈时钟输入。
连接到FBOUT的
访问PLL 。
时钟输出
时钟输出
反馈时钟输出。
连接到FBIN的
正常操作。在旁路电容延迟
这个产量将控制输入参考/输出
时钟的相位关系。
串行时钟输入。
时钟数据在SDATA成
内部寄存器。
串行数据输入。
输入数据时钟到
内部寄存器使能/禁用个别
输出。这提供了电源的灵活性
管理。
2.5V电源的逻辑
2.5V电源的PLL
地
模拟地的PLL
没有连接
产量
描述
CY28358
电气特性
输入
输入
差分输出
7
22
SCLK
SDATA
I
I / O
数据输入为两线串行总线
数据输入和输出的两个线
串行总线
3,12,23
10
6,15,28
11
9, 18, 21
VDD
AVDD
GND
AGND
NC
标称值为2.5V
标称值为2.5V
功能表
输入
VDDA
GND
GND
2.5V
2.5V
2.5V
CLKIN
L
H
L
H
< 20兆赫
CLKT （0： 5）
[2]
L
H
L
H
高阻
输出
CLKC （0： 5）
[2]
H
L
H
L
高阻
FBOUT
L
H
L
H
高阻
PLL
旁路/关
旁路/关
On
On
关闭
零延迟缓冲器
当作为一个零延迟缓冲器使用的CY28358将可能是
在嵌套的时钟树的应用程序。用于这些应用的
CY28358提供时钟输入作为PLL的参考。该
CY28358则可以锁定参考，并与翻译
接近零延迟低偏移输出。对于正常操作，该
外部反馈输入， FBIN ，被连接到所述反馈
输出FBOUT 。由反馈输出连接到
反馈输入，通过该装置的传播延迟是
消除了。 PLL的工作，以配合输出边缘
输入参考边缘，从而产生一个近于零的延迟。该
基准频率影响静态相位PLL的偏移
因此输入和输出之间的相对延迟。
当VDDA绑低时，PLL被关闭并逐
通过用于测试目的。
电源管理
各个输出使能/禁用CY28358控制
允许用户执行独特的电源管理
计划到设计中。输出三态时显示
通过两线接口禁止时作为单独的位被置
低字节0字节1和寄存器。反馈输出FBOUT
无法通过2线串行总线禁用。使能和
禁用单个输出的是以这样一种方式来完成
消除偏“矮”时钟的可能性。
注意事项：
1.旁路电容（ 0.1μF ）应放置在尽可能靠近每个电源正极引脚（ <0.2 “）。如果这些旁路电容不能靠近引脚的
高频滤波特性将通过迹线的引线电感被取消。
通过两线串行接口2.每对输出可三态。
文件编号： 38-07417修订版**
第11 2
初步
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器初始
IZE到上电时的默认设置，并且因此使用
这个接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口还可以用于在系统操作期间使用
功率管理功能。
T
CY28358
数据协议
时钟驱动器的串行协议接受块写入和块
从控制器读取操作。对于块写入/读操作
ATION ，该字节必须在由连续的顺序进行访问
最低到最高字节（第一个最显著位）的能力
之后的任何完整的字节已经转移到停止。该
块写入和块读协议概述
表1中。
该
从机接收地址为11010010 （ D2H ） 。
表1块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
......................
数据字节（ N-1） - 8位
感谢来自SLAVE
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
文件编号： 38-07417修订版**
第11 3
初步
字节0 ：输出寄存器1 （ 1 =启用， 0 =禁用）
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
24, 25
13, 14
26, 27
针＃
2, 1
4, 5
CLKT0 ， CLKC0
CLKT1 ， CLKC1
版权所有
版权所有
CLKT2 ， CLKC2
CLKT5 ， CLKC5
版权所有
CLKT4 ， CLKC4
描述
CY28358
字节1 ：输出寄存器2 （ 1 =启用， 0 =禁用）
位
7
6
5
4
3
2
1
0
@Pup
1
1
0
0
0
0
0
0
17, 16
针＃
版权所有
CLKT3 ， CLKC3
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
字节2 ：测试寄存器3
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
针＃
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
文件编号： 38-07417修订版**
第11 4
CY28358
200 - MHz差分时钟缓冲器/驱动器
特点
高达200 MHz运行
锁相的双回路数据时钟分配
速率同步DRAM应用
分配一个时钟输入到6的差分输出
外部反馈引脚FBIN是用来同步
输出到时钟输入
符合DDR1规格
为降低EMI的扩频意识到
28引脚SSOP封装
描述
该PLL时钟缓冲器被设计为2.5 VDD和2.5 AVDD
运算和差分输出电平。
此装置是将分配一个时钟输入端的零延迟缓冲器
CLKIN至6个差分对时钟输出（ CLKT [0： 5]
CLKC [0： 4] ）和一个反馈时钟输出FBOUT 。时钟
输出由输入时钟CLKIN和受控
反馈时钟FBIN 。
两线串行总线可以设置每路输出时钟对
（ CLKT [0 ： 5 ] ， CLKC [ 0 ： 5 ] ）的Hi-Z状态。当AVDD为
接地， PLL被关闭，旁路测试
的目的。
在此装置中的PLL使用输入时钟CLKIN和所述
反馈时钟FBIN提供高性能，低偏移，
低抖动输出差分时钟。
框图
引脚配置
10
SCLK
SDATA
串行
接口
逻辑
CLKT2
CLKC2
CLKT3
CLKC3
CLKIN
NC
AVDD
AGND
VDD
CLKT2
CLKC2
CY28358
CLKT0
CLKC0
CLKT1
CLKC1
CLKC0
CLKT0
VDD
CLKT1
CLKC1
GND
SCLK
CLKIN
PLL
FBIN
CLKT4
CLKC4
CLKT5
CLKC5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
CLKC5
CLKT5
CLKC4
CLKT4
VDD
SDATA
NC
FBIN
FBOUT
NC
CLKT3
CLKC3
GND
AVDD
FBOUT
28引脚SSOP
1.0版， 2006年11月20日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
分页： 10 1
www.SpectraLinear.com
CY28358
引脚说明
[1]
针
8
20
2,4,13,17,24,26
1,5,14,16,25,27
19
名字
CLKIN
FBIN
CLKT （0： 5）
CLKC （0： 5）
FBOUT
I / O
I
I
O
O
O
时钟输入。
描述
输入
反馈时钟输入。
连接到FBOUT输入
访问PLL 。
时钟输出
时钟输出
反馈时钟输出。
连接到FBIN的
正常操作。在旁路电容延迟
这个产量将控制输入参考/输出
时钟的相位关系。
产量
差分输出
电气特性
7
22
SCLK
SDATA
I
I / O
串行时钟输入。
时钟数据在SDATA为数据输入为两线串行总线
内部寄存器。
串行数据输入。
输入数据时钟到
内部寄存器使能/禁用个别
输出。这提供了电源的灵活性
管理。
2.5V电源的逻辑
2.5V电源的PLL
地
模拟地的PLL
没有连接
数据输入和输出的两个线
串行总线
3,12,23
10
6,15,28
11
9, 18, 21
VDD
AVDD
GND
AGND
NC
标称值为2.5V
标称值为2.5V
功能表
输入
VDDA
GND
GND
2.5V
2.5V
2.5V
CLKIN
L
H
L
H
< 20兆赫
CLKT （0： 5）
[2]
L
H
L
H
高阻
输出
CLKC （0： 5）
[2]
H
L
H
L
高阻
FBOUT
L
H
L
H
高阻
PLL
旁路/关
旁路/关
On
On
关闭
零延迟缓冲器
当作为一个零延迟缓冲器使用的CY28358将可能是
在嵌套的时钟树的应用程序。用于这些应用的
CY28358提供时钟输入作为PLL的参考。该
CY28358则可以锁定参考，并与翻译
接近零延迟低偏移输出。对于正常操作，该
外部反馈输入， FBIN ，被连接到所述反馈
输出FBOUT 。由反馈输出连接到
反馈输入，通过该装置的传播延迟是
消除了。 PLL的工作，以配合输出边缘
输入参考边缘，从而产生一个近于零的延迟。该
基准频率影响静态相位PLL的偏移
因此输入和输出之间的相对延迟。
当VDDA绑低， PLL被关闭，
绕过用于测试目的。
电源管理
各个输出使能/禁用CY28358控制
允许用户执行独特的电源管理
计划到设计中。输出三态时，
通过两线接口作为单个比特是禁止
设置低字节0字节1和寄存器。反馈输出
FBOUT无法通过2线串行总线禁用。该
启用和禁用各个输出的是以这样一种做
的方式消除局部“侏儒”时钟的可能性。
注意事项：
1.旁路电容（ 0.1 F）应放置在尽可能靠近每个电源正极引脚（ <0.2 “）。如果这些旁路电容不能靠近引脚的高
频率滤波特性将通过迹线的引线电感被取消。
通过两线串行接口2.每对输出可三态。
1.0版， 2006年11月20日
第10 2
CY28358
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
在上电时初始化为它们的默认设置，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。该接口也可制过程中使用的
操作的功率管理功能。
T
数据协议
时钟驱动器的串行协议接受块写入和块
从控制器读取操作。块的读/写
操作中，这些字节必须按顺序访问
从最低到最高字节（第一个最显著位）与
之后的任何完整的字节已经转移能力阻止。
块写入和块读协议中概述
表1中。
从机接收地址为11010010 （ D2H ） 。
表1块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
......................
数据字节（ N-1） - 8位
感谢来自SLAVE
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
1.0版， 2006年11月20日
第10 3
CY28358
字节0 ：输出寄存器1 （ 1 =启用， 0 =禁用）
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
24, 25
13, 14
26, 27
针＃
2, 1
4, 5
CLKT0 ， CLKC0
CLKT1 ， CLKC1
版权所有
版权所有
CLKT2 ， CLKC2
CLKT5 ， CLKC5
版权所有
CLKT4 ， CLKC4
描述
字节1 ：输出寄存器2 （ 1 =启用， 0 =禁用）
位
7
6
5
4
3
2
1
0
@Pup
1
1
0
0
0
0
0
0
17, 16
针＃
版权所有
CLKT3 ， CLKC3
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
字节2 ：测试寄存器3
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
针＃
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
1.0版， 2006年11月20日
第10 4
QQ：2881677436 复制
