CY28347
引脚说明
针
3
4
1
XIN
XOUT
FS0/REF0
VDD
VDD
[2]
名字
PWR
I / O
I
O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时，外部
时钟在XIN应用。
I / O
电源接通双向输入/输出。
在上电时， FS0是输入。当
PU电源电压超过输入阈值电压， FS0状态被锁存，
该引脚变为REF0 ，信号的缓冲副本应用于XIN 。 （ 1-2×实力，
通过SMBus的选择。默认值是1×强度）。
I
如果SELP4_K7 ＃ = 1，用P4处理器设置为CPU （T ：C ） 。
在上电时，
VTT_PWRGD ＃是一个输入。当此输入采样为低电平时， FS （ 3 ： 0 ）和
MULTSEL被锁定，所有输出时钟被启用。第一过渡到后
一个低电平VTT_PWRGD ＃ ，该引脚被忽略，不会影响的行为
设备之后。当不使用VTT_PWRGD ＃功能，请连接这
信号地通过一个10kΩ电阻。
如果SELP4_K7 ＃ = 0，则用在Athlon （ K7 ）处理器CPUOD_ （ T： ℃）。
VTT_PWRGD ＃功能被禁用，并且该功能被忽略。此引脚变为
REF1和应用是在XIN信号的缓冲副本。
这些引脚配置为DDR时钟输出。
他们是“真”的副本
信号施加于Pin45 ， BUF_IN 。
这些引脚配置为DDR时钟输出。
它们是“互补”
信号的复制品加在Pin45 ， BUF_IN 。
56
Vttpwrgd ＃
VDDR
REF1
VDDR
O
44,42,38 ，差异显示（ 0 ： 5 ）
36,32,30
43,41,37
35,31,29
7
DDRC （0： 5）
SELP4_K7#/
AGP1
VDDD
VDDD
O
O
VDDAGP I / O
电源接通双向输入/输出。
在上电时， SELP4_K7 ＃是输入。
聚氨酯当电源电压超过输入阈值电压， SELP4_K7 ＃
状态被锁存，该引脚变为AGP1时钟输出。 SELP4_K7 ＃ = 1选择
P4模式。 SELP4_K7 ＃ = 0选择K7模式。
I / O
电源接通双向输入/输出。
在上电时， MULTSEL是输入。当
PU的电源电压超过输入阈值电压， MULTSEL状态是
锁存，该引脚变为PCI2时钟输出。 MULTSEL = 0， IOH是4×
IREFMULTSEL = 1 ， IOH为6× IREF
O
3.3V真正的CPU时钟输出。
该引脚可编程的，通过捆扎管脚7 ，
SELP4_K7 ＃ 。如果SELP4_K7 ＃ = 1时，此引脚配置为CPUT时钟输出。
如果SELP4_K7 ＃ = 0时，此引脚配置为CPUOD_T开漏输出时钟。
SEE
表1中。
3.3V互补CPU时钟输出。
该引脚可编程的过
魁梧PIN7 ， SELP4_K7 ＃ 。如果SELP4_K7 ＃ = 1时，此引脚配置为CPUC
时钟输出。如果SELP4_K7 ＃ = 0时，此引脚配置为CPUOD_C开放
排水时钟输出。看
表1中。
PCI时钟输出。
是同步的CPU时钟。看
表1中。
2.5V的CPU时钟输出的芯片组。
SEE
表1中。
12
MULTSEL / PCI2 VDDPCI
53
CPUT / CPUOD_T
VDDC
52
CPUC / CPUOD_C
VDDC
O
14,15,17
48,49
18
PCI （ 3 ： 5 ）
CPUCS_T / C
CPU_STP ＃
VDDpci
VDDI
VDDpci
O
O
我如果销6拉倒在上电复位，那么该引脚变为CPU_STP ＃ 。当
PU CPU_STP ＃为低电平时，则无论是CPU信号停在旁边HIGH
的电平转换，或者如果它已经是LOW保持低电平。这不会阻止CPUCS
信号。
I / O
电源接通双向输入/输出。
在上电时， FS1是输入。当
PD电源电压超过输入阈值电压， FS1状态被锁存，
该引脚变为PCI_F时钟输出。
10
FS1/PCI_F
VDDpci
20
FS3/48M
VDD48M I / O
电源接通双向输入/输出。
在上电时， FS3是输入。当
PD电源电压超过输入阈值电压， FS3状态被锁存，
该引脚变为48M ，一个USB时钟输出。
VDDpci
O
PCI时钟输出。
VDD48M I / O
电源接通双向输入/输出。
在上电时， FS2是输入。当
PD电源电压超过输入阈值电压， FS2状态被锁存，
该引脚变为24_48M ，一个串口可编程时钟输出。
11
21
PCI1
FS2/24_48M
注意：
2. PU =内部上拉电阻。 PD =内部上拉下来。通常= 250千欧（范围200 kΩ到500千欧） 。
文件编号： 38-07352牧师* C
第22页2
QQ：2880707522 复制
