CY28331
时钟发生器的AMD 锤
特点
支持AMD CPU锤
两个差分对CPU的时钟
八低偏移/低抖动时钟PCI
一个自由运行PCI时钟
四低偏移/低抖动的PCI /的HyperTransport 时钟
- 一个48M输出USB
一个可编程的24M或者48M的FDC
三REF 14.318 MHz的时钟
拨号一个频
可编程性
利盟扩频获得最佳的电磁
干扰（EMI）的还原
SMBus的寄存器，可编程选项
5V容限SCLK和SDATA线
3.3V工作电压
电源管理控制引脚
48引脚SSOP封装
表1.频率表（兆赫）
[1]
FS
(3:0)
0000
0001
0010
0011
0100
0101
0110
0111
（默认）
1000
1001
1010
1011
1100
1101
1110
1111
PCI_HT
SEL
X
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
中央处理器
HT66
PCI
高-Z
（除XOUT所有输出三态）
133.9
166.9
200.9
100.0
133.3
166.7
200.0
105.0
110.0
210.0
240.0
270.0
233.3
266.7
300.0
67.0/33.5
66.8/33.4
67.0/33.5
66.7/33.3
66.7/33.3
66.7/33.3
66.7/33.3
70.0/35.0
73.3/36.7
70.0/35.0
60.0/30.0
67.5/33.8
58.3/29.2
66.7/33.3
75.0/37.5
33.5
33.4
33.5
33.3
33.3
33.3
33.3
35.0
36.7
35.0
30.0
33.8
29.2
33.3
37.5
框图
XIN
XOUT
14.31818MHz
XTAL
REF （0： 2）
引脚配置
/4
PLL1
USB
/2
SEL ＃
24_48MHz
SRESET ＃
FS（ 0 ：3）的
PCISTOP ＃
传播
PD ＃
SCLK
SDATA
PLL2
CPUT （0： 1）
CPUC （0： 1）
控制
逻辑
/N
PCI33_F
*FS0/REF0
VDD
XIN
XOUT
VSS
PCI33HT66_0/*PCI33HT66SEL0#
PCI33HT66_1/*PCI33HT66SEL1#
PCI33_HT66_2
VDD
VSS
PCI33_HT66_3
PCI33_7
PCI33_0
PCI33_1
VSS
VDD
PCI33_2
PCI33_3
VDD
VSS
PCI33_4
PCI33_5
PCISel/PCI33_F
*PCI33_6/PCISTOP#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
*FS1/REF1
VSS
VDD
*FS2/REF2
SRESET ＃ / PD ＃
VDDA
VSSA
CPUT0
CPUC0
VSS
VDD
CPUT1
CPUC1
VDD
VSS
VSSF
VDDF
**USB/FS3
VSS
VDD
24_48MHz/**SEL#
VSS
SDATA
SCLK
CY28331
停止
PCI33_ （0： 7）
* 100K内部上拉
** 100K内部下拉
CNTL
PCI33_HT66_ （0 ：3）的
注意：
1. HCLK ， 66兆赫和33兆赫是同相和同步在上电时。
赛普拉斯半导体公司
文件编号： 38-07491牧师* E
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年4月14日
CY28331
引脚说明
针
3
4
41, 37
40, 36
XIN
XOUT
CPUT （0： 1）
CPUC （0： 1）
名字
PWR
V
DD
V
DD
V
DDC
V
DDC
I / O
I
O
O
O
O
I / O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时
外部时钟的XIN应用。
CPU时钟输出0和1 ：
推挽差分对的“真”输出。
CPU时钟输出0和1 ：
差动推挽“补”输出
对。
3.3V PCI时钟输出由PCISTOP ＃控制。
PCISel是在上电期间带子选项选择引脚24的功能：
0 ：配置引脚24为PCI33_6
1 ：配置引脚24为PCISTOP ＃ （默认100K的内部上拉）
上电后，该引脚恢复为标准PCI33_F输出。
3.3V PCI 33 - MHz或66的HyperTransport时钟输出。
这组是
33兆赫和66兆赫之间进行选择的基础上的国家
PCI33HT66SEL [0：1 ]＃ 。
PCI33或HT66选择。
这个输入表带选择的输出频率
PCI33_HT66输出，无论是33 MHz或66 MHz的。有一个内部
RT外接100K上拉电阻。上电后，该引脚变为
PCI33_HT66_ [0：1 ]输出。
SEL1
SEL0 PIN6
PIN7
PIN8
PIN11
0
0
HT66_0
HT66_1 HT66_2
HT66_3
0
1
HT66_0
HT66_1 HT66_2
PCI33_3
1
0
HT66_0
HT66_1
PCI33_2
PCI33_3
1
1
HT66_0
PCI33_1 PCI33_2
PCI33_3
3.3V USB时钟输出在48兆赫。
上电时，该引脚被感测到
确定CPU的输出频率。有一个内部100K欧姆
下拉电阻。
3.3V超级I / O时钟输出。
上电时，该引脚被感测，以确定
的输出是否是24兆赫或48兆赫。有一个内部100K欧姆
下拉电阻。该引脚将外部绑高使用
10K欧姆的电阻到V
SS
。 0 = 48 MHz时， 1 = 24兆赫。
3.3V参考时钟输出。
上电时，该引脚被感测，以确定
CPU的输出频率。有一个内部100K欧姆的上拉电阻
对于FS0 ，而FS （1： 2），包括100K欧姆的上拉电阻。
看门狗超时复位输出。
掉电输入（ 100K内部
拉） 。
当通过引脚23为PCI_STOP ＃配置后，该引脚控制
PCI33 （0： 5,7）和PCI33_HT66 （1： 3）的输出。
低电平有效控制输入
停止所有的33 - MHz的PCI时钟除外PCI33_F 。只有PCI33_HT66输出
被以33MHz运行将被停止。输出将是无故障
转弯时关闭和打开（ 100K内部上拉） 。当配置
通过引脚23为PCI33_6 ， PCI_STOP ＃是不可用的。
3.3V PCI时钟输出由PCISTOP ＃控制。
数据引脚的SMBus （修订版2.0 ） 。
有一个内部100K欧姆的上拉
电阻器。
时钟引脚的SMBus （修订版2.0 ） 。
有一个内部100K欧姆的上拉
电阻器。
13，14， 17 ， PCI33 （0： 5）
18, 21, 22
23
PCISel /
PCI33_F
8, 11
PCI33_HT66 （ 2:3）
V
DDD
V
DDD
O
6, 7
PCI33_HT66_ [0：1 ] /
PCI33_HT66SEL [0：1 ]＃
I / O
31
USB/FS3
I / O
28
24_48MHz/SEL#
I / O
1, 48, 45
REF （0： 2） / FS （0： 2）
I / O
44
24
SRESET ＃ / PD ＃
PCI33_6/
PCISTOP ＃
I / O
I / O
12
26
25
PCI33_7
SDATA
SCLK
O
I / O
I
2, 9, 16,
V
DD
19, 29, 35,
38, 46
5, 10, 15, V
SS
20, 27, 30,
34, 39, 47
43
V
DDA
PWR
电源连接到3.3V的核心。
GND
电源连接到地面芯片的核心部分。
PWR
电源连接到3.3V为芯片的模拟部分。
第17页2
文件编号： 38-07491牧师* E
CY28331
引脚说明
（续）
针
42
32
33
V
SSA
V
DDF
V
SSF
名字
PWR
I / O
描述
GND
电源连接到地面芯片的模拟部分。
PWR
电源连接至3.3V的芯片的48 -MHz的PLL部分。
GND
电源连接到地面芯片的48 - MHz的PLL部分。
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口（ SDI）的各种设备的功能，如
单个时钟输出缓冲器，可单独使能或
禁用。与SDI相关的寄存器初始化为
它们的默认设置上电时，并且因此使用该
接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口还可以用于在系统操作期间使用
功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表2中。
块写入和块读协议中概述
表3
而
表4
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ） 。
描述
表2.命令代码定义
位
7
(6:0)
0 =块读取或块写操作， 1 =字节读取或字节写操作。
字节偏移字节读取或字节写操作。块读或块写操作，这些位
应为' 0000000 '
表3块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
......................
数据字节（ N-1） - 8位
感谢来自SLAVE
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
文件编号： 38-07491牧师* E
第17页3
CY28331
表4字节读和字节写入协议
字节写入协议
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 1XXXXXXX '代表字节操作，位[ 6 ： 0 ]的
该字节的命令码表示的偏移是
访问
感谢来自SLAVE
从主数据字节 - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 1XXXXXXX '代表字节操作，位[ 6 ： 0 ]的
该字节到命令码表示的偏移量
访问
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从机的数据字节 - 8位
无应答
停止
字节读协议
描述
19
20:27
28
29
19
20
21:27
28
29
30:37
38
39
串口控制寄存器
字节0 ：频率与扩频控制寄存器
位
7
@Pup
无效= 0
针＃
名字
描述
写禁止（一次写入） 。经过1写入此位时已写入字节0
0位将永久禁止所有配置寄存器的修改，直到器件
已断电。一旦时钟发生器已经写入禁用，
SMBus控制器还是应该接受并承认后续的写周期，但
它不应该改变任何寄存器。
对于测试，程序总是为'0'
12
31
45
48
1
PCI33_7
FS3
FS2
FS1
FS0
使能（ 1 =启用， 0 =禁用）
对应的频率选择。看
表1中。
对应的频率选择。看
表1中。
对应的频率选择。看
表1中。
对应的频率选择。看
表1中。
写使能。 A 1写上电后该位将启用所有的修改
配置寄存器和随后的0写入此位将禁止修改
除了对这个单一位的所有配置。需要注意的是块写入数据到
接口将完成，然而除非该接口之前已经解锁，
写操作将没有任何效果。写此位母鹿才生效的影响
随后的块写入命令。
针＃
23
24
22
21
18
17
14
13
名字
PCI33_F
PCI33_6
PCI33_5
PCI33_4
PCI33_3
PCI33_2
PCI33_1
PCI33_0
描述
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
第17页4
6
5
4
3
2
1
0
0
1
FS3销
FS2引脚
FS1引脚
FS0针
无效= 0
字节1 ： PCI时钟控制寄存器
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
文件编号： 38-07491牧师* E
CY28331
字节2 ： USB ， 24-48MHz ， REF （ 0 ： 2 ）控制寄存器
位
7
6
5
4
3
2
1
0
@Pup
激活= 1
激活= 1
激活= 1
激活= 1
激活= 1
激活= 1
激活= 1
0
针＃
37, 36
41, 40
45
48
1
28
31
名字
描述
CPUT / C（ 1 ） CPUT / C（ 1 ）关闭。该位可选用禁用CPUT / C（ 1 ）
时钟对。在关断期间， CPUT =低， CPUC =高
CPUT / C（ 0 ） CPUT / C（ 0 ）关机。该位可选用禁用CPUT / C（ 0 ）
时钟对。在关断期间， CPUT =低， CPUC =高
REF2
REF1
REF0
USB
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
对于测试，程序总是为'0'
24_48MHz使能（ 1 =启用， 0 =禁用）
字节3 ： PCI时钟自由运行选择控制寄存器
位
7
@Pup
无效= 0
针＃
名字
PCI_DRV
0 =低强度
1 =高强度
PCI33_HT66驱动强度
0 =低强度
1 =高强度
22
21
18
11
8
7
PCI5
PCI4
PCI3
自由运行使能（ 10 =自由运行， 0 =禁用）
自由运行使能（ 1 =自由运行， 0 =禁用）
自由运行使能（ 1 =自由运行， 0 =禁用）
描述
6
无效= 0
5
4
3
2
1
0
无效= 0
无效= 0
无效= 0
1
1
1
PCI33_HT66_3使能（ 1 =启用， 0 =禁用）
PCI33_HT66_2启用（ 1 =启用， 0 =禁用）
PCI33_HT66_1启用（ 1 =启用， 0 =禁用）
字节4 ：引脚锁存/实时状态
位
7
6
5
4
3
2
1
0
@Pup
1
HW
0
1
FS3销
FS2引脚
FS1引脚
FS0针
31
45
48
1
针＃
6
名字
PCI33_HT66_0
版权所有
SSEN
FS3
FS2
FS1
FS0
24_48MHz / SEL ＃引脚电闭锁状态
对于测试，程序总是为'0'
扩频使能（ 0 =禁用，1 =启用） 。
该位提供了软件编程来控制扩频时钟。
电闭锁状态
电闭锁状态
电闭锁状态
电闭锁状态
描述
使能（ 1 =启用， 0 =禁用）
字节5 ： SSCG ，打电话问歪斜 ，并打电话问比注册
位
7
6
@Pup
0
1
扩频选择：
bit7
bit6
bit5
％价差
0
0
0
–1.5
0
0
1
–1.0
0
1
0
–0.7
0
1
1
-0.5 （默认）
1
0
0
±0.75
1
0
1
±0.50
1
1
0
±0.35
1
1
1
±0.25
描述
5
1
文件编号： 38-07491牧师* E
第17页5
CY28331
时钟发生器的AMD 锤
特点
支持AMD CPU锤
两个差分对CPU的时钟
八低偏移/低抖动时钟PCI
一个自由运行PCI时钟
四低偏移/低抖动的PCI /的HyperTransport 时钟
- 一个48M输出USB
一个可编程的24M或者48M的FDC
三个REF 14.318 MHz的时钟
拨号一个频率可编程
利盟扩频获得最佳的电磁
干扰（EMI）的还原
SMBus的寄存器，可编程选项
5V容限SCLK和SDATA线
3.3V工作电压
电源管理控制引脚
48引脚SSOP封装
0001
0010
0011
0100
0101
0110
0111
（默认）
1000
1001
1010
1011
1100
1101
1110
1111
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
0/1
表1.频率表（兆赫）
[1]
FS
(3:0)
0000
PCI_HT
SEL
X
中央处理器
HT66
PCI
高-Z
（除XOUT所有输出三态）
133.9
166.9
200.9
100.0
133.3
166.7
200.0
105.0
110.0
210.0
240.0
270.0
233.3
266.7
300.0
67.0/33.5
66.8/33.4
67.0/33.5
66.7/33.3
66.7/33.3
66.7/33.3
66.7/33.3
70.0/35.0
73.3/36.7
70.0/35.0
60.0/30.0
67.5/33.8
58.3/29.2
66.7/33.3
75.0/37.5
33.5
33.4
33.5
33.3
33.3
33.3
33.3
35.0
36.7
35.0
30.0
33.8
29.2
33.3
37.5
框图
XIN
XOUT
14.31818MHz
XTAL
REF （0： 2）
引脚配置
/4
PLL1
USB
24_48MHz
/2
SEL ＃
SRESET ＃
FS（ 0 ：3）的
PCISTOP ＃
传播
PD ＃
SCLK
SDATA
PLL2
CPUT （0： 1）
CPUC （0： 1）
控制
逻辑
/N
PCI33_F
*FS0/REF0
VDD
XIN
XOUT
VSS
PCI33HT66_0/*PCI33HT66SEL0#
PCI33HT66_1/*PCI33HT66SEL1#
PCI33_HT66_2
VDD
VSS
PCI33_HT66_3
PCI33_7
PCI33_0
PCI33_1
VSS
VDD
PCI33_2
PCI33_3
VDD
VSS
PCI33_4
PCI33_5
PCISel/PCI33_F
*PCI33_6/PCISTOP#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
*FS1/REF1
VSS
VDD
*FS2/REF2
SRESET ＃ / PD ＃
VDDA
VSSA
CPUT0
CPUC0
VSS
VDD
CPUT1
CPUC1
VDD
VSS
VSSF
VDDF
**USB/FS3
VSS
VDD
24_48MHz/**SEL#
VSS
SDATA
SCLK
CY28331
停止
PCI33_ （0： 7）
* 100K内部上拉
** 100K内部下拉
CNTL
PCI33_HT66_ （0 ：3）的
注意：
1. HCLK ， 66兆赫和33兆赫是同相和同步在上电时。
1.0版， 2006年11月24日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第16页1
www.SpectraLinear.com
CY28331
引脚说明
针
3
4
41, 37
40, 36
XIN
XOUT
CPUT （0： 1）
CPUC （0： 1）
名字
PWR
V
DD
V
DD
V
DDC
V
DDC
I / O
I
O
O
O
O
I / O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时
外部时钟的XIN应用。
CPU时钟输出0和1 ：
推挽差分对的“真”输出。
CPU时钟输出0和1 ：
差动推挽“补”输出
对。
3.3V PCI时钟输出由PCISTOP ＃控制。
PCISel是在上电期间带子选项选择引脚24的功能：
0 ：配置引脚24为PCI33_6
1 ：配置引脚24为PCISTOP ＃ （默认100K的内部上拉）
上电后，该引脚恢复为标准PCI33_F输出。
3.3V PCI 33 MHz或66的HyperTransport时钟输出。
这组是
33兆赫和66兆赫之间进行选择的基础上的国家
PCI33HT66SEL [0：1 ]＃ 。
PCI33或HT66选择。
这个输入表带选择的输出频率
PCI33_HT66输出，无论是33 MHz或66 MHz的。有一个内部
RT外接100K上拉电阻。上电后，该引脚变为
PCI33_HT66_ [0：1 ]输出。
SEL1
SEL0 PIN6
PIN7
PIN8
PIN11
0
0
HT66_0
HT66_1 HT66_2
HT66_3
0
1
HT66_0
HT66_1 HT66_2
PCI33_3
1
0
HT66_0
HT66_1
PCI33_2
PCI33_3
1
1
HT66_0
PCI33_1 PCI33_2
PCI33_3
3.3V USB时钟输出在48兆赫。
上电时，该引脚被感测到
确定CPU的输出频率。有一个内部100K欧姆
下拉电阻。
3.3V超级I / O时钟输出。
上电时，该引脚被感测，以确定
的输出是否是24兆赫或48兆赫。有一个内部100K欧姆
下拉电阻。该引脚将外部绑高使用
10K欧姆的电阻到V
SS
。 0 = 48 MHz时， 1 = 24兆赫。
3.3V参考时钟输出。
上电时，该引脚被感测，以确定
CPU的输出频率。有一个内部100K欧姆的上拉电阻
对于FS0 ，而FS （1： 2），包括100K欧姆的上拉电阻。
看门狗超时复位输出。
掉电输入（ 100K内部
拉） 。
当通过引脚23为PCI_STOP ＃配置后，该引脚控制
PCI33 （0： 5,7）和PCI33_HT66 （1： 3）的输出。
低电平有效控制输入
停止所有的33 - MHz的PCI时钟除外PCI33_F 。只有PCI33_HT66输出
被以33MHz运行将被停止。输出将是无故障
转弯时关闭和打开（ 100K内部上拉） 。当配置
通过引脚23为PCI33_6 ， PCI_STOP ＃是不可用的。
3.3V PCI时钟输出由PCISTOP ＃控制。
数据引脚的SMBus （修订版2.0 ） 。
有一个内部100K欧姆的上拉
电阻器。
时钟引脚的SMBus （修订版2.0 ） 。
有一个内部100K欧姆的上拉
电阻器。
13，14， 17 ， PCI33 （0： 5）
18, 21, 22
23
PCISel /
PCI33_F
8, 11
PCI33_HT66 （ 2:3）
V
DDD
O
6, 7
PCI33_HT66_ [0：1 ] /
PCI33_HT66SEL [0：1 ]＃
V
DDD
I / O
31
USB/FS3
I / O
28
24_48MHz/SEL#
I / O
1, 48, 45
REF （0： 2） / FS （0： 2）
I / O
44
24
SRESET ＃ / PD ＃
PCI33_6/
PCISTOP ＃
I / O
I / O
12
26
25
PCI33_7
SDATA
SCLK
O
I / O
I
V
DD
2, 9, 16,
19, 29, 35,
38, 46
5, 10, 15, V
SS
20, 27, 30,
34, 39, 47
PWR
电源连接到3.3V的核心。
GND
电源连接到地面芯片的核心部分。
1.0版， 2006年11月24日
第16页2
CY28331
引脚说明
（续）
针
43
42
32
33
V
DDA
V
SSA
V
DDF
V
SSF
名字
PWR
I / O
描述
PWR
电源连接到3.3V为芯片的模拟部分。
GND
电源连接到地面芯片的模拟部分。
PWR
电源连接至3.3V的芯片的48 MHz的PLL部分。
GND
电源连接到地面芯片的48 MHz的PLL部分。
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口（ SDI）的各种设备的功能，如
单个时钟输出缓冲器，可单独使能或
禁用。与SDI相关的寄存器初始化为
它们的默认设置上电时，并且因此使用该
接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口还可以用于在系统操作期间使用
功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表2中。
块写入和块读协议中概述
表3
而
表4
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ） 。
表2.命令代码定义
位
7
(6:0)
描述
0 =块读取或块写操作， 1 =字节读取或字节写操作。
字节偏移字节读取或字节写操作。块读或块写操作，这些位
应为' 0000000 '
表3块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
......................
数据字节（ N-1） - 8位
感谢来自SLAVE
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
1.0版， 2006年11月24日
第16页3
CY28331
表4字节读和字节写入协议
字节写入协议
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 1XXXXXXX '代表字节操作，位[ 6 ： 0 ]的
该字节的命令码表示的偏移是
访问
感谢来自SLAVE
从主数据字节 - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 1XXXXXXX '代表字节操作，位[ 6 ： 0 ]的
该字节到命令码表示的偏移量
访问
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从机的数据字节 - 8位
无应答
停止
字节读协议
描述
19
20:27
28
29
19
20
21:27
28
29
30:37
38
39
串口控制寄存器
字节0 ：频率与扩频控制寄存器
位
7
@Pup
无效= 0
针＃
名字
描述
写禁止（一次写入） 。经过1写入此位时已写入字节0
0位将永久禁止所有配置寄存器的修改，直到器件
已断电。一旦时钟发生器已经写入禁用，
SMBus控制器还是应该接受并承认后续的写周期，但
它不应该改变任何寄存器。
对于测试，程序总是为'0'
12
31
45
48
1
PCI33_7
FS3
FS2
FS1
FS0
使能（ 1 =启用， 0 =禁用）
对应的频率选择。看
表1中。
对应的频率选择。看
表1中。
对应的频率选择。看
表1中。
对应的频率选择。看
表1中。
写使能。 A 1写上电后该位将启用所有的修改
配置寄存器和随后的0写入此位将禁止修改
除了对这个单一位的所有配置。需要注意的是块写入数据到
接口将完成，然而除非该接口之前已经解锁，
写操作将没有任何效果。写此位母鹿才生效的影响
随后的块写入命令。
6
5
4
3
2
1
0
0
1
FS3销
FS2引脚
FS1引脚
FS0针
无效= 0
字节1 ： PCI时钟控制寄存器
位
7
6
5
4
3
2
1
@Pup
1
1
1
1
1
1
1
针＃
23
24
22
21
18
17
14
名字
PCI33_F
PCI33_6
PCI33_5
PCI33_4
PCI33_3
PCI33_2
PCI33_1
描述
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
1.0版， 2006年11月24日
第16页4
CY28331
字节1 ： PCI时钟控制寄存器
（续）
位
0
@Pup
1
针＃
13
名字
PCI33_0
描述
使能（ 1 =启用， 0 =禁用）
字节2 ： USB ， 24-48MHz ， REF （ 0 ： 2 ）控制寄存器
位
7
6
5
4
3
2
1
0
@Pup
激活= 1
激活= 1
激活= 1
激活= 1
激活= 1
激活= 1
激活= 1
0
针＃
37, 36
41, 40
45
48
1
28
31
名字
描述
CPUT / C（ 1 ） CPUT / C（ 1 ）关闭。该位可选用禁用CPUT / C（ 1 ）
时钟对。在关断期间， CPUT =低， CPUC =高
CPUT / C（ 0 ） CPUT / C（ 0 ）关机。该位可选用禁用CPUT / C（ 0 ）
时钟对。在关断期间， CPUT =低， CPUC =高
REF2
REF1
REF0
USB
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
使能（ 1 =启用， 0 =禁用）
对于测试，程序总是为'0'
24_48MHz使能（ 1 =启用， 0 =禁用）
字节3 ： PCI时钟自由运行选择控制寄存器
位
7
@Pup
无效= 0
针＃
名字
PCI_DRV
0 =低强度
1 =高强度
PCI33_HT66驱动强度
0 =低强度
1 =高强度
22
21
18
11
8
7
PCI5
PCI4
PCI3
自由运行使能（ 10 =自由运行， 0 =禁用）
自由运行使能（ 1 =自由运行， 0 =禁用）
自由运行使能（ 1 =自由运行， 0 =禁用）
描述
6
无效= 0
5
4
3
2
1
0
无效= 0
无效= 0
无效= 0
1
1
1
PCI33_HT66_3使能（ 1 =启用， 0 =禁用）
PCI33_HT66_2启用（ 1 =启用， 0 =禁用）
PCI33_HT66_1启用（ 1 =启用， 0 =禁用）
字节4 ：引脚锁存/实时状态
位
7
6
5
4
3
2
1
0
@Pup
1
HW
0
1
FS3销
FS2引脚
FS1引脚
FS0针
31
45
48
1
针＃
6
名字
PCI33_HT66_0
版权所有
SSEN
FS3
FS2
FS1
FS0
24_48MHz / SEL ＃引脚电闭锁状态
对于测试，程序总是为'0'
扩频使能（ 0 =禁用，1 =启用） 。
该位提供了软件编程来控制扩频时钟。
电闭锁状态
电闭锁状态
电闭锁状态
电闭锁状态
描述
使能（ 1 =启用， 0 =禁用）
1.0版， 2006年11月24日
第16页5
QQ：2880707522 复制
