CY28323PVC
FTG英特尔
奔腾
4 CPU和芯片组
特点
兼容英特尔
CK-泰坦& CK- 408时钟Synthe-
分级机/驱动器规格
系统频率合成器为Intel的Brookdale 845
和代尔 - 奔腾G
4芯片组
可编程时钟输出频率低于
1 MHz的增量
集成的故障安全看门狗定时器系统
恢复
自动切换到HW选择或SW
可编程时钟频率时，看门狗定时器
超时
能看门狗后，产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
支持读取字节的SMBus /写和块读/写
操作简化系统BIOS发展
厂商ID和版本ID的支持
可编程驱动强度的支持
可编程输出歪斜支持
电源管理控制输入
可提供48引脚SSOP
中央处理器
x3
3V66
x4
PCI
x 10
REF
x2
48M
x1
24_48M
x1
框图
X1
X2
引脚配置
[[1]]
VDD_REF
REF0 ： 1
XTAL
OSC
PLL 1
PLL的参考频率
分频器
网
VDD_CPU
CPU0 ：1， CPU0 ： 1 ＃ ，
CPU_ITP ， CPU_ITP ＃
* FS0 ： 4
VTT_PWRGD ＃
* MULTSEL0 ： 1
VDD_3V66
3V66_0:3
PWR_DWN ＃
VDD_PCI
PCI_F0 ： 2
PCI0 ： 6
PLL2
VDD_48MHz
48MHz
24_48MHz
2
SDATA
SCLK
SMBUS
逻辑
*MULTSEL1/REF1
VDD_REF
X1
X2
GND_PCI
*FS2/PCI_F0
*FS3/PCI_F1
PCI_F2
VDD_PCI
*FS4/PCI0
PCI1
PCI2
GND_PCI
PCI3
PCI4
PCI5
PCI6
VDD_PCI
VTT_PWRGD ＃
RST ＃
GND_48MHz
*FS0/48MHz
*FS1/24_48MHz
VDD_48MHz
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF0/MULTSEL0*
GND_REF
VDD_CPU
CPU_ITP
CPU_ITP ＃
GND_CPU
PWR_DWN ＃
CPU0
CPU0#
VDD_CPU
CPU1
CPU1#
GND_CPU
IREF
VDD_CORE
GND_CORE
VDD_3V66
3V66_0
3V66_1
GND_3V66
3V66_2
3V66_3
SCLK
SDATA
~
CY28323
RST ＃
SSOP-48
注意：
1.信号标有“*”和“^”具有内部上拉和下拉电阻分别。
1.0版， 2006年11月24日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
分页： 21 1
www.SpectraLinear.com
CY28323PVC
引脚德网络nitions
引脚名称
X1
PIN号
3
针
TYPE
I
引脚说明
晶体连接或外部基准频率输入：
该引脚具有双重
功能。它可以被用作一个外部14.318 MHz的晶体振荡器连接，或作为
外部参考频率输入。
水晶连接：
连接外部14.318 MHz的晶振。如果使用
外部参考时，该引脚必须悬空。
参考时钟0 /电流倍增器选择0 ：
3.3V 14.318 MHz的时钟
输出。该引脚也用作电源接通背带选项来确定当前
乘法器，用于CPU的时钟输出。该MULTSEL1 ： 0定义如下：
MULTSEL1 ： 0
00 = IOH是4× IREF
01 = IOH为5× IREF
10 = IOH为6× IREF
11 = IOH是7× IREF
参考时钟1 /电流倍增器选择1 ：
3.3V 14.318 MHz的时钟
输出。该引脚也用作电源接通背带选项来确定当前
乘法器，用于CPU的时钟输出。该MULTSEL1 ： 0定义如下：
MULTSEL1 ： 0
00 = IOH是4× IREF
01 = IOH为5× IREF
10 = IOH为6× IREF
11 = IOH是7× IREF
CPU时钟输出：
4个输入或通过串行输入：频率由FS0设置
界面。
CPU时钟输出为ITP ：
频率设定在FS0 ： 4输入或通过
串行输入接口。
66 - MHz时钟输出：
3.3V固定的66 - MHz时钟。
自由运行PCI输出0 /频率选择2 ：
3.3V自由运行的PCI输出。
该引脚也可作为电带选项来确定设备的操作
如在频率选择表所描述的频率。
自由运行PCI输出1 /频率选择3 ：
3.3V自由运行的PCI输出。
该引脚也可作为电带选项来确定设备的操作
如在所描述的频率
表4 。
自由运行PCI输出2 ：
3.3V自由运行的PCI输出。
PCI输出0 /频率选择4 ：
PCI 3.3V输出。该引脚也可作为
上电带选项中所述，以确定设备的工作频率
表4 。
PCI时钟输出1至6 ：
3.3V PCI时钟输出。
48 - MHz输出/频率选择0 ：
3.3V固定的48 MHz的非扩频
输出。该引脚也可作为电带选项来确定设备
如上述操作频率
表4 。
在英特尔845 ，该输出将被用作参考时钟为USB主机控制器
（代尔）平台。对于英特尔代尔 - 摹平台，此输出将用于
作为VCH参考时钟。
24或48 MHz输出/频率选择1 ：
3.3V固定的24 MHz或48 MHz的
非扩频输出。该引脚也用作电源接通背带选项
确定如上述设备的工作频率
表4 。
这个输出将被用作在英特尔845串口设备的基准时钟
（代尔）平台。对于英特尔代尔 - 摹平台，此输出将用于
作为基准时钟为USB主机控制器和SIO设备。我们
建议系统设计人员配置该输出为48 MHz和“ HIGH
驱动器“通过设定字节[5]，位[ 0]和字节[9] ，位[7]，分别。
X2
REF0/MULTSEL0
4
48
O
I / O
REF1/MULTSEL1
1
I / O
CPU0 ：1， CPU0 ： 1 ＃
CPU_ITP ，
CPU_ITP ＃
3V66_0:3
PCI_F0/FS2
41, 38, 40,
37
44, 45
31, 30, 28,
27
6
O
I / O
O
I / O
PCI_F1/FS3
7
I / O
PCI_F2
PCI0/FS4
8
10
I / O
I / O
PCI1 ： 6
48MHz/FS0
11, 12, 14,
15, 16, 17
22
O
I / O
24_48MHz/FS1
23
I / O
1.0版， 2006年11月24日
第21 2
CY28323PVC
引脚德网络nitions
（续）
引脚名称
PWR_DWN ＃
SCLK
SDATA
RST ＃
PIN号
42
26
25
20
针
TYPE
I
I
I / O
O
（开
漏）
I
I
引脚说明
掉电控制：
3.3V LVTTL兼容的输入，它使器件
掉电模式时保持低电平。
SMBus时钟输入：
时钟引脚用于串行接口。
SMBus数据输入：
数据引脚用于串行接口。
系统复位输出：
漏极开路系统复位输出。
IREF
VTT_PWRGD ＃
35
19
目前的参考CPU的输出：
精密电阻连接到该引脚
其连接到所述内部参考电流。
电源良好电压的稳压器模块（ VRM ） ：
3.3V LVTTL输入。
VTT_PWRGD ＃是用来确定一个电平敏感的选通时FS0 ： 4和
MULTSEL0 ： 1输入是有效的，并确定进行采样（低电平有效） 。一旦
VTT_PWRGD ＃采样为低电平时，该输入的状态将被忽略。
3.3V电源连接：
电源为CPU输出缓冲器， 3V66输出
缓冲剂， PCI输出缓冲器中，参考输出缓冲器和48 -MHz的输出缓冲器。
连接到3.3V 。
VDD_REF ，
VDD _PCI ，
VDD_48MHz,
VDD_3V66,
VDD_CPU
GND_PCI ，
GND_48MHz,
GND_3V66,
GND_CPU ，
GND_REF ，
VDD_CORE
GND_CORE
2, 9, 18, 24,
32, 39, 46
P
5, 13, 21, 29,
36, 43, 47
G
接地连接：
连接所有接地引脚到公共系统地
平面。
34
33
P
G
3.3V模拟电源连接：
电源的核心逻辑， PLL电路。
连接到3.3V 。
模拟地连接：
地面的核心逻辑， PLL电路。
1.0版， 2006年11月24日
第21 3
CY28323PVC
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲液等，可以单独使能或
禁用。
与串行数据接口相关的寄存器
初始化到默认设置上电时，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。该接口也可制过程中使用的
操作的功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
从控制器的块写入和块读操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单个索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表1中。
块写入和块读协议中概述
表2
而
表3
概述了相应的字节写和字节
读协议。
从机接收地址为11010010 （ D2H ） 。
表1.命令代码定义
位
7
6:0
0 =块读取或写入的块操作
1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些
位应为' 0000000 ' 。
说明
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节0 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节N /从机应答...
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
读
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
1.0版， 2006年11月24日
第21 5
初步
CY28323
FTG英特尔
奔腾
4 CPU和芯片组
特点
兼容英特尔
CK-泰坦& CK- 408时钟Synthe-
分级机/驱动器规格
系统频率合成器为Intel的Brookdale 845
和代尔 - 奔腾G
4芯片组
可编程时钟输出频率低于
1 MHz的增量
集成的故障安全看门狗定时器系统恢
ERY
自动切换到HW选择或SW亲
编程时钟频率时，看门狗定时器
超时
能看门狗后，产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
支持读取字节的SMBus /写和块读/写
操作简化系统BIOS发展
厂商ID和版本ID的支持
可编程驱动强度的支持
可编程输出歪斜支持
电源管理控制输入
提供48引脚SSOP
中央处理器
x3
3V66
x4
PCI
x 10
REF
x2
48M
x1
24_48M
x1
框图
X1
X2
引脚配置
VDD_REF
REF0 ： 1
[[1]]
XTAL
OSC
PLL 1
PLL的参考频率
分频器
网
VDD_CPU
CPU0 ：1， CPU0 ： 1 ＃ ，
CPU_ITP ， CPU_ITP ＃
* FS0 ： 4
VTT_PWRGD ＃
* MULTSEL0 ： 1
VDD_3V66
3V66_0:3
PWR_DWN ＃
VDD_PCI
PCI_F0 ： 2
PCI0 ： 6
PLL2
VDD_48MHz
48MHz
24_48MHz
2
SDATA
SCLK
SMBUS
逻辑
*MULTSEL1/REF1
VDD_REF
X1
X2
GND_PCI
*FS2/PCI_F0
*FS3/PCI_F1
PCI_F2
VDD_PCI
*FS4/PCI0
PCI1
PCI2
GND_PCI
PCI3
PCI4
PCI5
PCI6
VDD_PCI
VTT_PWRGD ＃
RST ＃
GND_48MHz
*FS0/48MHz
*FS1/24_48MHz
VDD_48MHz
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF0/MULTSEL0*
GND_REF
VDD_CPU
CPU_ITP
CPU_ITP ＃
GND_CPU
PWR_DWN ＃
CPU0
CPU0#
VDD_CPU
CPU1
CPU1#
GND_CPU
IREF
VDD_CORE
GND_CORE
VDD_3V66
3V66_0
3V66_1
GND_3V66
3V66_2
3V66_3
SCLK
SDATA
~
CY28323
RST ＃
SSOP-48
Intel和Pentium是Intel Corporation的注册商标。
注意：
1.信号标有“*”和“^”具有内部上拉和下拉电阻分别。
赛普拉斯半导体公司
文件编号： 38-07004牧师* B
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月14日
初步
引脚德网络nitions
引脚名称
X1
PIN号
3
针
TYPE
I
引脚说明
CY28323
晶体连接或外部基准频率输入：
该引脚具有双重
功能。它可以被用作一个外部14.318 MHz的晶体振荡器连接，或作为
外部参考频率输入。
水晶连接：
连接外部14.318 MHz的晶振。如果使用
外部参考时，该引脚必须悬空。
参考时钟0 /电流倍增器选择0 ：
3.3V 14.318 MHz的时钟输出
放。该引脚也用作电源接通背带选项来确定当前
乘法器，用于CPU的时钟输出。该MULTSEL1 ： 0定义如下：
MULTSEL1 ： 0
00 = IOH是4× IREF
01 = IOH为5× IREF
10 = IOH为6× IREF
11 = IOH是7× IREF
参考时钟1 /电流倍增器选择1 ：
3.3V 14.318 MHz的时钟输出
放。该引脚也用作电源接通背带选项来确定当前
乘法器，用于CPU的时钟输出。该MULTSEL1 ： 0定义如下：
MULTSEL1 ： 0
00 = IOH是4× IREF
01 = IOH为5× IREF
10 = IOH为6× IREF
11 = IOH是7× IREF
CPU时钟输出：
4个输入或通过串行输入：频率由FS0设置
界面。
CPU时钟输出为ITP ：
频率设定在FS0 ： 4输入或通过串口
输入接口。
66 - MHz时钟输出：
3.3V固定的66 - MHz时钟。
自由运行PCI输出0 /频率选择2 ：
3.3V自由运行的PCI输出。
该引脚也可作为电带选项来确定设备的操作
如在频率选择表所描述的频率。
自由运行PCI输出1 /频率选择3 ：
3.3V自由运行的PCI输出。
该引脚也可作为电带选项来确定设备的操作
如在所描述的频率
表4 。
自由运行PCI输出2 ：
3.3V自由运行的PCI输出。
PCI输出0 /频率选择4 ：
PCI 3.3V输出。该引脚也可作为
上电带选项中所述，以确定设备的工作频率
表4 。
PCI时钟输出1至6 ：
3.3V PCI时钟输出。
48 - MHz输出/频率选择0 ：
3.3V固定的48 MHz的非扩频
输出。该引脚也可作为电带选项来确定设备
如上述操作频率
表4 。
在英特尔845 ，该输出将被用作参考时钟为USB主机控制器
（代尔）平台。对于英特尔代尔 - 摹平台，此输出将用于
作为VCH参考时钟。
X2
REF0/MULTSEL0
4
48
O
I / O
REF1/MULTSEL1
1
I / O
CPU0 ：1， CPU0 ： 1 ＃
CPU_ITP ，
CPU_ITP ＃
3V66_0:3
PCI_F0/FS2
41, 38, 40,
37
44, 45
31, 30, 28,
27
6
O
I / O
O
I / O
PCI_F1/FS3
7
I / O
PCI_F2
PCI0/FS4
8
10
I / O
I / O
PCI1 ： 6
48MHz/FS0
11, 12, 14,
15, 16, 17
22
O
I / O
文件编号： 38-07004牧师* B
第22页2
初步
引脚德网络nitions
（续）
引脚名称
24_48MHz/FS1
PIN号
23
针
TYPE
I / O
引脚说明
CY28323
24或48 MHz输出/频率选择1 ：
3.3V固定的24 MHz或48 MHz的
非扩频输出。该引脚也用作电源接通背带选项
确定如上述设备的工作频率
表4 。
这个输出将被用作在英特尔845串口设备的基准时钟
（代尔）平台。对于英特尔代尔 - 摹平台，此输出将用于
作为基准时钟为USB主机控制器和SIO设备。 。我们建议
修补系统设计者可以配置该输出为48 MHz和“高驱动”由
设置字节[5]，位[ 0]和字节[9] ，位[7]，分别。
掉电控制：
3.3V LVTTL兼容的输入，它使器件
掉电模式时保持低电平。
SMBus时钟输入：
时钟引脚用于串行接口。
SMBus数据输入：
数据引脚用于串行接口。
系统复位输出：
漏极开路系统复位输出。
PWR_DWN ＃
SCLK
SDATA
RST ＃
42
26
25
20
I
I
I / O
O
（开
漏）
I
I
IREF
VTT_PWRGD ＃
35
19
目前的参考CPU的输出：
精密电阻连接到该引脚
其连接到所述内部参考电流。
电源良好电压的稳压器模块（ VRM ） ：
3.3V LVTTL输入。
VTT_PWRGD ＃是用来确定一个电平敏感的选通时FS0 ： 4和
MULTSEL0 ： 1输入是有效的，并确定进行采样（低电平有效） 。一旦
VTT_PWRGD ＃采样为低电平时，该输入的状态将被忽略。
3.3V电源连接：
电源为CPU输出缓冲器， 3V66输出
缓冲剂， PCI输出缓冲器中，参考输出缓冲器和48 -MHz的输出缓冲器。
连接到3.3V 。
VDD_REF ，
VDD _PCI ，
VDD_48MHz,
VDD_3V66,
VDD_CPU
GND_PCI ，
GND_48MHz,
GND_3V66,
GND_CPU ，
GND_REF ，
VDD_CORE
GND_CORE
2, 9, 18, 24,
32, 39, 46
P
5, 13, 21, 29,
36, 43, 47
G
接地连接：
连接所有接地引脚到公共系统地
平面。
34
33
P
G
3.3V模拟电源连接：
电源的核心逻辑， PLL电路。 CON-
NECT至3.3V 。
模拟地连接：
地面的核心逻辑， PLL电路。
文件编号： 38-07004牧师* B
第22页3
初步
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器等，可以单独启用或解散
体健。
与串行数据接口相关的寄存器initializ-
上课要上电时的默认设置，因此使用
这个接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口还可以用于在系统操作期间使用
功率管理功能。
数据协议
CY28323
时钟驱动器的串行协议接收字节写，读字节，
从控制器的块写入和块读操作。为
块的读/写操作时，字节必须在SE-访问
quential为了从最低到最高位（最显著位
第一个）与停止后的任何完整的字节的能力，已经
传输。对于字节写和字节读操作时，系
统控制器可以访问单个索引字节。偏移
被索引的字节被编码在命令代码，如DE-
在划线
表1中。
块写入和块读协议中概述
表2
而
表3
概述了相应的字节写和字节
读协议。
从机接收地址为11010010 （ D2H ） 。
表1.命令代码定义
位
7
6:0
0 =块读取或写入的块操作
1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些
位应为' 0000000 ' 。
说明
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节0 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节N /从机应答...
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
读
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
文件编号： 38-07004牧师* B
第22页5
QQ：2880707522 复制
