CY25245
频率倍增，峰值降低
EMI解决方案
特点
赛普拉斯PREMIS SMARTSPREAD 系列产品
产生的电磁干扰（ EMI ）
在输出优化的时钟信号
可选输出频率范围
单1.25 ％，2.5％ ，5％，或10％的下降和中心扩散
产量
集成的环路滤波器元件
用3.3或5V电源供电
低功耗CMOS设计
提供20引脚小外形收缩包装
（ SSOP ）
关键的特定连接的阳离子
电源电压： ....................................... V
DD
= 3.3V ± 0.3V
或V
DD
= 5V ± 10%
频率范围： ............................ 13兆赫
≤
F
in
≤
166兆赫
周期到周期抖动： ......................................... 250 PS （最大）
输出占空比： ................................六十零分之四十○ ％ （最坏情况）
简化的框图
3.3V或5.0V
引脚配置
[1, 2]
SSOP
X1
XTAL
输入
X2
CY25245
SDATA
SCLK
串行接口
扩频
产量
（电磁干扰抑制）
X1
X2
AVDD
MW0^
SDATA
OR1^
SCLK
GND
OR2*
SSON ＃ ^
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
REFOUT
VDD
GND
IR1*
IR2*
SSOUT
MW1*
GND
VDD
MW2^
CY25245
3.3V或5.0V
振荡器或
参考输入
X1
CY25245
SDATA
串行接口
SCLK
扩频
产量
（电磁干扰抑制）
注意事项：
标有^ 1的引脚内部上拉下拉电阻弱250 kΩ的。
标有* 2的引脚内部上拉电阻，弱80千欧。
赛普拉斯半导体公司
文件编号： 38-07124牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年2月2日
CY25245
引脚德网络nitions
引脚名称引脚号引脚类型
SSOUT
REFOUT
X1
X2
SSON ＃
MW0 ： 2
15
20
1
2
10
4, 11, 14
O
O
I
I
I
I
引脚说明
输出调制频率。
输入时钟的频率调制的复印件（ SSON ＃断言） 。
非调制输出。
该引脚提供参考频率的副本。这将输出
没有启用的逻辑输入SSON ＃国家无论扩频功能。
晶体连接或外部参考频率输入。
该引脚具有双重功能。它
既可以连接到一个外部晶体或外部参考时钟。
水晶连接。
输入用于连接外部晶振。如果使用外部参考这一点，
脚必须悬空。
扩频控制（低电平有效） 。
断言这个信号（低电平有效）将内部
调制波形上。该引脚具有内部下拉电阻。
调制宽度的选择。
当扩频功能打开时，这些引脚用于
以选择所期望的输出信号的变化和峰值降低EMI的量。
MW0 ：羽绒服， MW1 ：向上， MW2 ：向下（见
表2）。
参考频率选择。
在此输入所提供的逻辑电平指示为内部
逻辑的基准频率是在什么范围，并确定该因子由该装置
倍频输入频率。请参阅
表3中。
这些引脚具有内部上拉电阻。
输出频率选择位。
这些引脚选择输出频率操作。
请参阅
表1中。
在OR 2引脚具有内部上拉电阻。该OR1引脚具有内部上拉下来
电阻器。
时钟引脚SMBus的电路。
数据引脚SMBus的电路。
电源连接。
连接到3.3V或5V电源供电。
模拟电源连接。
连接到3.3V或5V电源供电。
接地连接。
连接所有接地引脚连接到公共接地平面。
IR1 ： 2
17, 16
I
OR 1 ： 2
6, 9
I
SCLK
SDATA
VDD
AVDD
GND
7
5
12, 19
3
8, 13, 18
I
I / O
P
P
G
表1.频率配置（以MHz为单位的频率）
翅频率范围
分钟。
14
14
14
25
25
25
50
50
50
版权所有
掉电高阻
掉电0
掉电1
马克斯。
41.7
41.7
41.7
83.3
83.3
83.3
166
166
166
倍增器
设置
OR2
0
1
1
0
1
1
0
1
1
0
0
0
0
OR1
1
0
1
1
0
1
1
0
1
0
0
0
0
1
2
4
0.5
1
2
0.25
0.5
1
不适用
不适用
不适用
不适用
输出/
输入
调制
的F out所需的R设置省电设置范围
分钟。
14
28
56
13
25
50
13
25
50
不适用
不适用
不适用
不适用
马克斯。
41.7
83.3
166
41.7
83.3
166
41.7
83.3
166
不适用
不适用
不适用
不适用
IR2
0
0
0
1
1
1
1
1
1
作为集
作为集
作为集
作为集
IR1
1
1
1
0
0
0
1
1
1
作为集
作为集
作为集
作为集
1
1
0
0
MW2
MW1
表2
表2
表2
表2
表2
表2
表2
表2
表2
0
1
0
1
文件编号： 38-07124牧师* B
第11 2
CY25245
表2.调制宽度选型表
带宽极限频率为的F out的百分比值
降低EMI
最小的EMI控制
建议设置
替代设置
最大程度降低EMI
调制设置
MW2
0
0
1
1
MW1
0
1
0
1
低
98.75%
97.5%
95.0%
90.0%
MW0 = 0
高
100%
100%
100%
100%
低
99.375%
98.75%
97.5%
95%
MW0 = 1
高
100.625%
101.25%
102.5%
105%
概观
该CY25245产品是一系列设备于一体
赛普拉斯PREMIS家庭。该PREMIS系列采用的
在PLL扩频频率synthe-最新进展
分级机技术。通过频率调制与输出
低频载波，峰值EMI大大降低。利用
这一技术使得系统能够通过越来越难
EMI测试，而不诉诸昂贵的屏蔽或重新设计。
在一个系统中，不仅是EMI的降低，在各种时钟线
而且在所有的信号，这些信号的时钟同步。
因此，采用这种技术的增加与所带来的好处
在系统中的地址线和数据线的数目。该
简化框图显示了一个简单的实现。
倍基准频率。
[3]
的独特功能
扩展频谱频率时序发生器是一个
调制波被叠加在输入到VCO 。
这使得VCO输出到跨慢慢扫
预定频带。
由于调制频率通常为1000倍
比基本时钟速度较慢，扩频
过程对系统性能的影响不大。
频率选择用SSFTG
在扩展频谱频率定时发生器， EMI
减少依赖于形状，调制率，以及
频率调制波形。而形状和
调制波的频率是固定的一个给定的
频率，调制百分比可以变化。
使用频率选择位（ FS2 ： 1针） ，频率范围
可以设置（见
表2）。
传播比例设置与销
MW0 ： 2所示
表2中。
一个更大的传播比例提高降低EMI 。
然而，大价差百分比可能超过任何
系统的最大额定频率或降低平均
频到一个点，性能会受到影响。对于这些
的原因，提供了扩展百分比选项。
功能说明
该CY25245采用锁相环（PLL）的频率
调制的输入时钟。其结果是一个输出时钟，其
频率缓慢扫过窄带靠近输入
信号。基本电路拓扑结构示于
图1 。
该
输入参考信号由Q分离，输入到相位
探测器。来自VCO的信号被除以P和反馈
到相位检测器也。该PLL将迫使频率
VCO的输出信号发生改变，直到分割输出信号
和在相位检测器的划分基准信号匹配
输入。输出频率则等于P / Q的比值
V
DD
时钟输入
参考输入
频率。
分频器
Q
相
探测器
收费
泵
Σ
调制
波形
VCO
POST
分频器
CLKOUT
（电磁干扰抑制）
反馈
分频器
P
PLL
GND
图1.功能框图
注意：
3.对于CY25245 ，输出频率通常等于输入频率。
文件编号： 38-07124牧师* B
第11 3
CY25245
串行数据接口
该CY25245设有两针，串行数据接口，可以
用于精读控制网络连接gure内部寄存器的设置
特定设备的功能。上电时，该CY25245
初始化与默认寄存器设置，因此，使用本
串行数据接口是可选的。串行接口是
只写（到时钟芯片） ，并且是专用的功能
器件引脚SDATA和SCLOCK 。在主板上的应用
系统蒸发散， SDATA和SCLOCK是通常由两个逻辑
该芯片组的输出。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口还可以用于在系统操作期间使用
表3.串行数据接口控制功能汇总
控制功能
描述
常见的应用
未使用的输出被禁止，以减少电磁干扰和
系统电源。例子是时钟输出到未使用
PCI插槽。
时钟输出禁用任何单个时钟输出（S ）可以被禁用。
残疾人输出主动拉低。
功率管理功能。
表3
总结了控制
该串行数据接口的功能。
手术
数据被写入到CY25245在11个字节的8位
每一个。字节被写入显示的顺序
表4 。
在写数据字节
在每个数据位字节0-7控制特定设备功能
除了它必须被写为一个逻辑的“保留”位
0位被写入MSB（最高显著位）首先，它是7位。
表5
给位格式位于数据字节寄存器
0–7.
CPU时钟频率，通过对备用微处理器和电源提供CPU / PCI频率的选择
选择
软件。频率是在一个光滑和管理方案改变。平滑的频率转换
控制的方式。
允许在正常系统CPU频率变化
操作。
扩频
启用
输出三态
（保留）
启用或禁用扩频时钟。
把时钟输出成为高阻抗状态。
保留功能的设备的未来修订或
生产设备测试。
减少电磁干扰。
生产PCB测试。
没有用户应用程序。寄存器位必须被写为0 。
表4字节写入顺序
字节
顺序
1
字节名称
从机地址
比特序列
11010010
字节说明
命令CY25245接受比特数据字节0-6的内部寄存器
配置。自其它设备可存在于相同的公共串行数据
总线，它必须有一个特定的从机地址为每个潜在的接收器。
从机接收地址为CY25245是11010010.注册设置会
不，如果从机地址是不正确的（或者是另一种从做
接收器） 。
未使用的CY25245 ，因此位值将被忽略（ “不关心” ） 。该字节
必须被包括在数据的写入顺序，以维持适当的字节分配。
命令代码字节是标准的串行通信协议的一部分，
并且可以用于当写入另一个地址上的串行从接收机
数据总线。
未使用的CY25245 ，因此位值将被忽略（ “不关心” ） 。该字节
必须被包括在数据的写入顺序，以维持适当的字节分配。
的字节数字节的标准串行通信协议的一部分，并且可
使用时写入另一个寻址的串行数据总线上的从接收器。
2
命令代码无关
3
字节数
不在乎
4
5
6
7
8
9
10
11
数据字节0
数据字节1
数据字节2
数据字节3
数据字节4
数据字节5
数据字节6
数据字节7
请参阅
表5
在数据字节0-7设置内部CY25245寄存器中的数据位控制装置
操作。数据位只接受当地址字节的位序列
是11010010 ，如上所述。对于位控制功能的说明，请参阅
表5
数据字节的串行配置图。
文件编号： 38-07124牧师* B
第11个5
CY25245
频率倍增，峰值降低
EMI解决方案
特点
赛普拉斯PREMIS SMARTSPREAD 系列产品
产生的电磁干扰（ EMI ）
在输出优化的时钟信号
可选输出频率范围
单1.25 ％，2.5％ ，5％，或10％的下降和中心扩散
产量
集成的环路滤波器元件
用3.3或5V电源供电
低功耗CMOS设计
提供20引脚小外形收缩包装
（ SSOP ）
关键的特定连接的阳离子
电源电压： ....................................... V
DD
= 3.3V ± 0.3V
或V
DD
= 5V ± 10%
频率范围： ............................ 13兆赫
≤
F
in
≤
166兆赫
周期到周期抖动： ......................................... 250 PS （最大）
输出占空比： ................................六十零分之四十○ ％ （最坏情况）
简化的框图
3.3V或5.0V
引脚配置
[1, 2]
SSOP
X1
XTAL
输入
X2
CY25245
SDATA
SCLK
串行接口
扩频
产量
（电磁干扰抑制）
X1
X2
AVDD
MW0^
SDATA
OR1^
SCLK
GND
OR2*
SSON ＃ ^
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
REFOUT
VDD
GND
IR1*
IR2*
SSOUT
MW1*
GND
VDD
MW2^
CY25245
3.3V或5.0V
振荡器或
参考输入
X1
CY25245
SDATA
串行接口
SCLK
扩频
产量
（电磁干扰抑制）
注意事项：
标有^ 1的引脚内部上拉下拉电阻弱250 kΩ的。
标有* 2的引脚内部上拉电阻，弱80千欧。
赛普拉斯半导体公司
文件编号： 38-07124牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年2月2日
CY25245
引脚德网络nitions
引脚名称引脚号引脚类型
SSOUT
REFOUT
X1
X2
SSON ＃
MW0 ： 2
15
20
1
2
10
4, 11, 14
O
O
I
I
I
I
引脚说明
输出调制频率。
输入时钟的频率调制的复印件（ SSON ＃断言） 。
非调制输出。
该引脚提供参考频率的副本。这将输出
没有启用的逻辑输入SSON ＃国家无论扩频功能。
晶体连接或外部参考频率输入。
该引脚具有双重功能。它
既可以连接到一个外部晶体或外部参考时钟。
水晶连接。
输入用于连接外部晶振。如果使用外部参考这一点，
脚必须悬空。
扩频控制（低电平有效） 。
断言这个信号（低电平有效）将内部
调制波形上。该引脚具有内部下拉电阻。
调制宽度的选择。
当扩频功能打开时，这些引脚用于
以选择所期望的输出信号的变化和峰值降低EMI的量。
MW0 ：羽绒服， MW1 ：向上， MW2 ：向下（见
表2）。
参考频率选择。
在此输入所提供的逻辑电平指示为内部
逻辑的基准频率是在什么范围，并确定该因子由该装置
倍频输入频率。请参阅
表3中。
这些引脚具有内部上拉电阻。
输出频率选择位。
这些引脚选择输出频率操作。
请参阅
表1中。
在OR 2引脚具有内部上拉电阻。该OR1引脚具有内部上拉下来
电阻器。
时钟引脚SMBus的电路。
数据引脚SMBus的电路。
电源连接。
连接到3.3V或5V电源供电。
模拟电源连接。
连接到3.3V或5V电源供电。
接地连接。
连接所有接地引脚连接到公共接地平面。
IR1 ： 2
17, 16
I
OR 1 ： 2
6, 9
I
SCLK
SDATA
VDD
AVDD
GND
7
5
12, 19
3
8, 13, 18
I
I / O
P
P
G
表1.频率配置（以MHz为单位的频率）
翅频率范围
分钟。
14
14
14
25
25
25
50
50
50
版权所有
掉电高阻
掉电0
掉电1
马克斯。
41.7
41.7
41.7
83.3
83.3
83.3
166
166
166
倍增器
设置
OR2
0
1
1
0
1
1
0
1
1
0
0
0
0
OR1
1
0
1
1
0
1
1
0
1
0
0
0
0
1
2
4
0.5
1
2
0.25
0.5
1
不适用
不适用
不适用
不适用
输出/
输入
调制
的F out所需的R设置省电设置范围
分钟。
14
28
56
13
25
50
13
25
50
不适用
不适用
不适用
不适用
马克斯。
41.7
83.3
166
41.7
83.3
166
41.7
83.3
166
不适用
不适用
不适用
不适用
IR2
0
0
0
1
1
1
1
1
1
作为集
作为集
作为集
作为集
IR1
1
1
1
0
0
0
1
1
1
作为集
作为集
作为集
作为集
1
1
0
0
MW2
MW1
表2
表2
表2
表2
表2
表2
表2
表2
表2
0
1
0
1
文件编号： 38-07124牧师* B
第11 2
CY25245
表2.调制宽度选型表
带宽极限频率为的F out的百分比值
降低EMI
最小的EMI控制
建议设置
替代设置
最大程度降低EMI
调制设置
MW2
0
0
1
1
MW1
0
1
0
1
低
98.75%
97.5%
95.0%
90.0%
MW0 = 0
高
100%
100%
100%
100%
低
99.375%
98.75%
97.5%
95%
MW0 = 1
高
100.625%
101.25%
102.5%
105%
概观
该CY25245产品是一系列设备于一体
赛普拉斯PREMIS家庭。该PREMIS系列采用的
在PLL扩频频率synthe-最新进展
分级机技术。通过频率调制与输出
低频载波，峰值EMI大大降低。利用
这一技术使得系统能够通过越来越难
EMI测试，而不诉诸昂贵的屏蔽或重新设计。
在一个系统中，不仅是EMI的降低，在各种时钟线
而且在所有的信号，这些信号的时钟同步。
因此，采用这种技术的增加与所带来的好处
在系统中的地址线和数据线的数目。该
简化框图显示了一个简单的实现。
倍基准频率。
[3]
的独特功能
扩展频谱频率时序发生器是一个
调制波被叠加在输入到VCO 。
这使得VCO输出到跨慢慢扫
预定频带。
由于调制频率通常为1000倍
比基本时钟速度较慢，扩频
过程对系统性能的影响不大。
频率选择用SSFTG
在扩展频谱频率定时发生器， EMI
减少依赖于形状，调制率，以及
频率调制波形。而形状和
调制波的频率是固定的一个给定的
频率，调制百分比可以变化。
使用频率选择位（ FS2 ： 1针） ，频率范围
可以设置（见
表2）。
传播比例设置与销
MW0 ： 2所示
表2中。
一个更大的传播比例提高降低EMI 。
然而，大价差百分比可能超过任何
系统的最大额定频率或降低平均
频到一个点，性能会受到影响。对于这些
的原因，提供了扩展百分比选项。
功能说明
该CY25245采用锁相环（PLL）的频率
调制的输入时钟。其结果是一个输出时钟，其
频率缓慢扫过窄带靠近输入
信号。基本电路拓扑结构示于
图1 。
该
输入参考信号由Q分离，输入到相位
探测器。来自VCO的信号被除以P和反馈
到相位检测器也。该PLL将迫使频率
VCO的输出信号发生改变，直到分割输出信号
和在相位检测器的划分基准信号匹配
输入。输出频率则等于P / Q的比值
V
DD
时钟输入
参考输入
频率。
分频器
Q
相
探测器
收费
泵
Σ
调制
波形
VCO
POST
分频器
CLKOUT
（电磁干扰抑制）
反馈
分频器
P
PLL
GND
图1.功能框图
注意：
3.对于CY25245 ，输出频率通常等于输入频率。
文件编号： 38-07124牧师* B
第11 3
CY25245
串行数据接口
该CY25245设有两针，串行数据接口，可以
用于精读控制网络连接gure内部寄存器的设置
特定设备的功能。上电时，该CY25245
初始化与默认寄存器设置，因此，使用本
串行数据接口是可选的。串行接口是
只写（到时钟芯片） ，并且是专用的功能
器件引脚SDATA和SCLOCK 。在主板上的应用
系统蒸发散， SDATA和SCLOCK是通常由两个逻辑
该芯片组的输出。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口还可以用于在系统操作期间使用
表3.串行数据接口控制功能汇总
控制功能
描述
常见的应用
未使用的输出被禁止，以减少电磁干扰和
系统电源。例子是时钟输出到未使用
PCI插槽。
时钟输出禁用任何单个时钟输出（S ）可以被禁用。
残疾人输出主动拉低。
功率管理功能。
表3
总结了控制
该串行数据接口的功能。
手术
数据被写入到CY25245在11个字节的8位
每一个。字节被写入显示的顺序
表4 。
在写数据字节
在每个数据位字节0-7控制特定设备功能
除了它必须被写为一个逻辑的“保留”位
0位被写入MSB（最高显著位）首先，它是7位。
表5
给位格式位于数据字节寄存器
0–7.
CPU时钟频率，通过对备用微处理器和电源提供CPU / PCI频率的选择
选择
软件。频率是在一个光滑和管理方案改变。平滑的频率转换
控制的方式。
允许在正常系统CPU频率变化
操作。
扩频
启用
输出三态
（保留）
启用或禁用扩频时钟。
把时钟输出成为高阻抗状态。
保留功能的设备的未来修订或
生产设备测试。
减少电磁干扰。
生产PCB测试。
没有用户应用程序。寄存器位必须被写为0 。
表4字节写入顺序
字节
顺序
1
字节名称
从机地址
比特序列
11010010
字节说明
命令CY25245接受比特数据字节0-6的内部寄存器
配置。自其它设备可存在于相同的公共串行数据
总线，它必须有一个特定的从机地址为每个潜在的接收器。
从机接收地址为CY25245是11010010.注册设置会
不，如果从机地址是不正确的（或者是另一种从做
接收器） 。
未使用的CY25245 ，因此位值将被忽略（ “不关心” ） 。该字节
必须被包括在数据的写入顺序，以维持适当的字节分配。
命令代码字节是标准的串行通信协议的一部分，
并且可以用于当写入另一个地址上的串行从接收机
数据总线。
未使用的CY25245 ，因此位值将被忽略（ “不关心” ） 。该字节
必须被包括在数据的写入顺序，以维持适当的字节分配。
的字节数字节的标准串行通信协议的一部分，并且可
使用时写入另一个寻址的串行数据总线上的从接收器。
2
命令代码无关
3
字节数
不在乎
4
5
6
7
8
9
10
11
数据字节0
数据字节1
数据字节2
数据字节3
数据字节4
数据字节5
数据字节6
数据字节7
请参阅
表5
在数据字节0-7设置内部CY25245寄存器中的数据位控制装置
操作。数据位只接受当地址字节的位序列
是11010010 ，如上所述。对于位控制功能的说明，请参阅
表5
数据字节的串行配置图。
文件编号： 38-07124牧师* B
第11个5
QQ：2881677436 复制
