CY241V08A-41
MPEG时钟发生器与VCXO
特点
集成锁相环（PLL）的
低抖动，高精度输出
VCXO与模拟调
3.3V操作
好处
最高性能的PLL专为多媒体应用
系统蒸发散
符合复杂系统的关键时序要求
设计
用于多种设计应用程序兼容性
频率表
产品型号
CY241V08A-41
输出
1
输入频率范围
VCXO控制
输出频率
曲线
其他特点
引脚排列兼容
MK3741
27 MHz的线性27 - MHz的可牵引晶振输入一个副本
每赛普拉斯规范
83.33 MHz的一个副本
（非可牵引）
框图
PLL
产量
分频器
83.33MHz
54 REF
27 XIN
XOUT
OSC
XBUF/27MHz
VCXO
VDD
VSS
引脚配置
CY241V08A-41
8引脚SOIC
XIN
VDD
VCXO
VSS
1
2
3
4
8
7
6
5
XOUT
REF
83.33 MHz的
XBUF / 27 MHz的
赛普拉斯半导体公司
文件编号： 38-07655修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年4月22日
CY241V08A-41
绝对最大条件
电源电压（V
DD
） ........................................- 0.5 + 7.0V
直流输入电压...................................... -0.5V至V
DD
+ 0.5
储存温度（无冷凝） ..... -55 ° C至+ 125°C
结温................................ -40 ° C至+ 125°C
数据保留@ TJ = 125°C ................................ > 10年
封装功耗...................................... 350毫瓦
ESD（人体模型） MIL - STD- 883 ................. > 2000V
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
可牵引水晶规格
[1]
参数
F
喃
C
LNOM
R
1
R
3
/R
1
DL
F
3SEPHI
F
3SEPLO
C
0
C
0
/C
1
C
1
描述
标称晶振频率
额定负载电容
评论
并联谐振，基本模式，AT
切
基本模式
由于采用典型的R值
1
值
比最大规格的要少得多
任何外部串联电阻假设
HIGH SIDE
LOW SIDE
MIN 。 TYP 。
–
–
–
3
150
300
–
–
180
14.4
27
14
–
–
–
–
–
–
–
18
马克斯。
–
–
25
–
–
–
–150
7
250
21.6
单位
兆赫
pF
–
W
PPM
PPM
pF
–
fF
等效串联电阻（ESR ）
第三泛音模式的ESR比
基本模式ESR
晶振驱动电平
从3 * F三次泛音分离
喃
从3 * F三次泛音分离
喃
水晶并联电容
分流比为动态电容
水晶动态电容
推荐工作条件
参数
V
DD
T
A
C
负载
t
PU
工作电压
环境温度
马克斯。负载电容
上电时间为所有V
DD
指定引脚达到最低
电压（功率坡道必须是单调）
描述
分钟。
3.135
0
–
0.05
典型值。
3.3
–
–
–
马克斯。
3.465
70
15
500
单位
V
°C
pF
ms
DC电气规格
参数
I
OH
I
OL
C
IN
V
VCXO
f
ΔXO
[2]
I
VDD
名字
输出高电流
输出低电流
输入电容
VCXO输入范围
VCXO Pullability范围
电源电流
LOW SIDE
HIGH SIDE
描述
V
OH
= V
DD
– 0.5V, V
DD
= 3.3V
V
OL
= 0.5V, V
DD
= 3.3V
除XIN ， XOUT引脚
分钟。
12
12
–
0
–
115
–
典型值。
24
24
–
–
–
–
–
马克斯。
–
–
7
V
DD
–115
–
40
单位
mA
mA
pF
V
PPM
PPM
mA
AC电气规格
(V
DD
= 3.3V)
[3]
参数
[3]
DC
ER
EF
名字
输出占空比
上升沿率
下降沿率
描述
占空比被定义
图1中，
Ⅴ的50％的
DD
输出时钟边沿速率，从20％实测
到80 ％的V
DD
, C
负载
= 15 pF的。看
图2中。
输出时钟边沿速率， 80 ％的测量
到V 20％
DD
, C
负载
= 15 pF的。看
图2中。
分钟。
45
0.8
0.8
典型值。
50
1.4
1.4
马克斯。
55
–
–
单位
%
V / ns的
V / ns的
注意事项：
1.晶体符合本规范包括： Ecliptek公司ECX - 5808-27.000M
2. -115 / + 115 ppm的假定2.5 pF的附加板级负载电容。该系列将被转移下来的电路板的电容或移少
主板电容。
3.未经100％测试。
文件编号： 38-07655修订版**
第3页6
CY241V08A-41
封装图纸和尺寸
8引脚（ 150 mil）的SOIC S8
8引脚（ 150 mil）的SOIC - S08
引脚1号
4
1
1.尺寸以英寸[MM ] MIN 。
马克斯。
2. PIN 1 ID是可选的，
ROUND单引线框架
矩形矩阵引线框架
3.参考JEDEC MS- 012
0.230[5.842]
0.244[6.197]
0.150[3.810]
0.157[3.987]
4.包装重量0.07gms
产品编号
S08.15标准PKG 。
SZ08.15 LEAD FREE PKG 。
5
8
0.189[4.800]
0.196[4.978]
飞机座位
0.010[0.254]
0.016[0.406]
X 45°
0.061[1.549]
0.068[1.727]
0.004[0.102]
0.050[1.270]
BSC
0.004[0.102]
0.0098[0.249]
0°~8°
0.016[0.406]
0.035[0.889]
0.0075[0.190]
0.0098[0.249]
0.0138[0.350]
0.0192[0.487]
51-85066-*C
本文档中提及的所有产品和公司名称可能是其各自所有者的商标。
文件编号： 38-07655修订版**
分页： 5 6
赛普拉斯半导体公司， 2004年是本报告所载的资料如有更改，恕不另行通知。赛普拉斯半导体公司对使用任何责任
比电路体现在赛普拉斯半导体公司的产品以外的任何电路。它也没有传达或暗示根据专利或其他权利的任何许可。赛普拉斯半导体公司不授权
故障或故障可合理地预计其产品用于生命支持系统中使用的关键部件，以造成显着的伤害到用户。赛普拉斯的
半导体产品用于生命支持系统中的应用表明厂商应承担因使用的所有风险，并赔偿赛普拉斯由此半导体的一切费用。
CY241V08A-41
MPEG时钟发生器与VCXO
特点
集成锁相环（PLL）的
低抖动，高精度输出
VCXO与模拟调
3.3V操作
好处
最高性能的PLL专为多媒体应用
系统蒸发散
符合复杂系统的关键时序要求
设计
用于多种设计应用程序兼容性
频率表
产品型号
CY241V08A-41
输出
1
输入频率范围
VCXO控制
输出频率
曲线
其他特点
引脚排列兼容
MK3741
27 MHz的线性27 - MHz的可牵引晶振输入一个副本
每赛普拉斯规范
83.33 MHz的一个副本
（非可牵引）
框图
PLL
产量
分频器
83.33MHz
54 REF
27 XIN
XOUT
OSC
XBUF/27MHz
VCXO
VDD
VSS
引脚配置
CY241V08A-41
8引脚SOIC
XIN
VDD
VCXO
VSS
1
2
3
4
8
7
6
5
XOUT
REF
83.33 MHz的
XBUF / 27 MHz的
赛普拉斯半导体公司
文件编号： 38-07655修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年4月22日
CY241V08A-41
绝对最大条件
电源电压（V
DD
） ........................................- 0.5 + 7.0V
直流输入电压...................................... -0.5V至V
DD
+ 0.5
储存温度（无冷凝） ..... -55 ° C至+ 125°C
结温................................ -40 ° C至+ 125°C
数据保留@ TJ = 125°C ................................ > 10年
封装功耗...................................... 350毫瓦
ESD（人体模型） MIL - STD- 883 ................. > 2000V
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
可牵引水晶规格
[1]
参数
F
喃
C
LNOM
R
1
R
3
/R
1
DL
F
3SEPHI
F
3SEPLO
C
0
C
0
/C
1
C
1
描述
标称晶振频率
额定负载电容
评论
并联谐振，基本模式，AT
切
基本模式
由于采用典型的R值
1
值
比最大规格的要少得多
任何外部串联电阻假设
HIGH SIDE
LOW SIDE
MIN 。 TYP 。
–
–
–
3
150
300
–
–
180
14.4
27
14
–
–
–
–
–
–
–
18
马克斯。
–
–
25
–
–
–
–150
7
250
21.6
单位
兆赫
pF
–
W
PPM
PPM
pF
–
fF
等效串联电阻（ESR ）
第三泛音模式的ESR比
基本模式ESR
晶振驱动电平
从3 * F三次泛音分离
喃
从3 * F三次泛音分离
喃
水晶并联电容
分流比为动态电容
水晶动态电容
推荐工作条件
参数
V
DD
T
A
C
负载
t
PU
工作电压
环境温度
马克斯。负载电容
上电时间为所有V
DD
指定引脚达到最低
电压（功率坡道必须是单调）
描述
分钟。
3.135
0
–
0.05
典型值。
3.3
–
–
–
马克斯。
3.465
70
15
500
单位
V
°C
pF
ms
DC电气规格
参数
I
OH
I
OL
C
IN
V
VCXO
f
ΔXO
[2]
I
VDD
名字
输出高电流
输出低电流
输入电容
VCXO输入范围
VCXO Pullability范围
电源电流
LOW SIDE
HIGH SIDE
描述
V
OH
= V
DD
– 0.5V, V
DD
= 3.3V
V
OL
= 0.5V, V
DD
= 3.3V
除XIN ， XOUT引脚
分钟。
12
12
–
0
–
115
–
典型值。
24
24
–
–
–
–
–
马克斯。
–
–
7
V
DD
–115
–
40
单位
mA
mA
pF
V
PPM
PPM
mA
AC电气规格
(V
DD
= 3.3V)
[3]
参数
[3]
DC
ER
EF
名字
输出占空比
上升沿率
下降沿率
描述
占空比被定义
图1中，
Ⅴ的50％的
DD
输出时钟边沿速率，从20％实测
到80 ％的V
DD
, C
负载
= 15 pF的。看
图2中。
输出时钟边沿速率， 80 ％的测量
到V 20％
DD
, C
负载
= 15 pF的。看
图2中。
分钟。
45
0.8
0.8
典型值。
50
1.4
1.4
马克斯。
55
–
–
单位
%
V / ns的
V / ns的
注意事项：
1.晶体符合本规范包括： Ecliptek公司ECX - 5808-27.000M
2. -115 / + 115 ppm的假定2.5 pF的附加板级负载电容。该系列将被转移下来的电路板的电容或移少
主板电容。
3.未经100％测试。
文件编号： 38-07655修订版**
第3页6
CY241V08A-41
封装图纸和尺寸
8引脚（ 150 mil）的SOIC S8
8引脚（ 150 mil）的SOIC - S08
引脚1号
4
1
1.尺寸以英寸[MM ] MIN 。
马克斯。
2. PIN 1 ID是可选的，
ROUND单引线框架
矩形矩阵引线框架
3.参考JEDEC MS- 012
0.230[5.842]
0.244[6.197]
0.150[3.810]
0.157[3.987]
4.包装重量0.07gms
产品编号
S08.15标准PKG 。
SZ08.15 LEAD FREE PKG 。
5
8
0.189[4.800]
0.196[4.978]
飞机座位
0.010[0.254]
0.016[0.406]
X 45°
0.061[1.549]
0.068[1.727]
0.004[0.102]
0.050[1.270]
BSC
0.004[0.102]
0.0098[0.249]
0°~8°
0.016[0.406]
0.035[0.889]
0.0075[0.190]
0.0098[0.249]
0.0138[0.350]
0.0192[0.487]
51-85066-*C
本文档中提及的所有产品和公司名称可能是其各自所有者的商标。
文件编号： 38-07655修订版**
分页： 5 6
赛普拉斯半导体公司， 2004年是本报告所载的资料如有更改，恕不另行通知。赛普拉斯半导体公司对使用任何责任
比电路体现在赛普拉斯半导体公司的产品以外的任何电路。它也没有传达或暗示根据专利或其他权利的任何许可。赛普拉斯半导体公司不授权
故障或故障可合理地预计其产品用于生命支持系统中使用的关键部件，以造成显着的伤害到用户。赛普拉斯的
半导体产品用于生命支持系统中的应用表明厂商应承担因使用的所有风险，并赔偿赛普拉斯由此半导体的一切费用。
QQ：2880707522 复制
