【CY22801通用可编程时钟发电机（ UPCG ）特点集成的锁相环（ PLL ）现场可编程输入频率范】,IC型号CY22801,CY22801 PDF资料,CY22801经销商,ic,电子元器件-51电子网

CY22801

通用可编程时钟

发电机（ UPCG ）

特点

集成的锁相环（ PLL ）

现场可编程

输入频率范围：

- 水晶： 8-30兆赫

- CLKIN ： 1-133 MHz的

输出频率：

- LVCMOS ： 1-200 MHz的

低抖动，高精度输出

3.3V工作电压

8引脚SOIC封装

好处

只有一台设备， CY22801的库存，则需要使用

各种应用

室内设计样品和原型数量

可以使用CY36800 InstaClock套件

可定制输入和输出频率，以满足您

需求

高性能PLL专为多种应用

符合复杂系统的关键时序要求

设计

使应用程序兼容性

逻辑框图

引脚配置

CY22801

8引脚SOIC

XIN / CLKIN

VDD

VSS

XOUT

CLKC

CLKA

CLKB

XIN / CLKIN

XTAL

OSC

CLKA

PLL

产量

分频器

CLKB

CLKC

XOUT

引脚说明

名字

XIN

VDD

VSS

CLKB

CLKA

CLKC

XOUT

引脚数

描述

参考输入：晶振或外部时钟

3.3V电源电压

无连接;离开这个引脚悬空

地

时钟输出B

输出的时钟

时钟输出C

参考输出：连接到外部晶振。当基准是外部时钟

信号，该引脚不使用，必须悬空。

赛普拉斯半导体公司

文件编号： 001-15571修订版**

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2007年5月10日

[+ ]反馈

CY22801

概述

该CY22801是一款闪存式可编程时钟发生器

支持在消费者和通信的各种应用

系统蒸发散市场。该器件采用了赛普拉斯专有的PLL来

驱动多达三个可配置的输出采用8引脚SOIC封装。

该CY22801可以具有易于使用的编程

程序员加密狗的CY36800 ，与结合

CyClocksRT 软件。这使得快速采样代

原型的构建用于用户定义的频率。

PLL的输出运行在高频率和分割

下来以产生输出时钟。两个可编程

分频器可用于这一目的。因此，虽然

输出时钟可以是不同频率，它们必须是

相关的基础上， PLL频率。

另外，也可以直接将参考时钟输入到任意的

的输出，从而绕过了PLL 。最后，参考

时钟可以通过两种分通过。

图1.基本的PLL框图

POST

分频器

CLKA

POST

分频器

交叉点

开关

矩阵

现场编程的CY22801

该CY22801是使用CY36800 USB编程

程序员加密狗。该CY22801是闪存技术为基础，

这样的部件可以重新编程高达100倍。这

能够快速，方便的设计变更和产品更新，

并消除了老了过期库存的任何问题。

样品和小批量样机可以进行编程

使用CY36800编程。赛普拉斯的增值distri-

bution的合作伙伴，并从BP第三方编程系统

微系统，希洛系统和其他，可用于

大批量生产。

REF

（ XIN / CLKIN ）

PFD

VCO

CLKB

CLKC

参考晶振输入

该CY22801的输入晶体振荡器是一个重要的

由于柔韧性特征，它允许在选择的用户

一个晶体作为参考时钟源。振荡器的反相器

具有可编程增益，以实现最大的兼容性

参考晶体，是根据制造商，过程， perfor-

曼斯和质量。

输入负载电容放置在CY22801死亡减少

外部元件成本。这些电容是真实的

平行板电容器，旨在降低频率

当非线性负载电容的影响时发生移

通过负载，偏置电源和温度变化。

的输入端的负载电容器的值以8确定

位在一个可编程的寄存器中。总的负载电容是

由下式确定：

CapLoad = （C

– C

BRD

– C

芯片

） /0.09375 pF的

在CyClocksRT ，进入液晶电容（C

）。值

CapLoad将被自动确定和编程

到CY22801 。

CyClocksRT软件

CyClocksRT是一种易于使用的软件应用程序，它

允许用户自定义配置的CY22801 。用户可以

指定XIN / CLKIN频率，晶体负载电容，

和输出频率。 CyClocksRT然后创建一个

工业标准的JEDEC文件，该文件用于编程

CY22801.

当需要时，一种先进的模式可用，它使

用户覆盖的自动生成的VCO频率

和输出分频器值。

CyClocksRT是CyberClocks 软件的一个组成部分，

它可以免费下载从赛普拉斯

网站：

http://www.cypress.com 。

CY36800 InstaClock 试剂盒

赛普拉斯的CY36800 InstaClock套件附带的一切

设计CY22801和程序样本和需要

小样机的数量。该CyClocksRT软件使用

快速创建JEDEC编程文件，然后将其

直接下载到便携式程序员即

包括在CY36800 InstaClock套件。 JEDEC的文件即可

也可在生产编程系统保存用于对

较大的体积。

该CY36800还配备了五个样品的CY22800的，

它可以与预配置的JEDEC文件编程

使用InstaClock软件。

应用

控制抖动

抖动是在许多方面，包括定义：

相位噪声

长期抖动

周期到周期抖动

周期抖动

绝对抖动

确定性抖动

输出时钟频率

该CY22801是至多三个非常灵活的时钟发生器

各个输出，从集成的PLL产生的。详细

示于

图1 。

文件编号： 001-15571修订版**

第2 7

[+ ]反馈

CY22801

这些抖动术语在RMS计通常给出，

峰 - 峰值，或者在相位噪声的情况下， DBC / Hz的带

对应于基频。实际的抖动

依赖

XIN抖动和边沿速率

主动输出的数量

输出频率

电源电压

温

=输出负载

电源噪声和时钟输出负载有两个主要的

时钟抖动的系统资源。电源噪声可以是

通过适当的电源去耦（ 0.1μF的陶瓷缓解

帽）的时钟，并确保低阻抗接地的

芯片。减少电容时钟输出负载为最小

表1.赛普拉斯可编程时钟

[1]

产品编号

CY22800

CY22801

CY22050

CY22150

CY25100

CY25200

CY241V08

CY22392

CY22381

CY22393

CY22394/5

CY22388/89/91

PLL数

输入频率。

0.5–100

1–133

8–166

3–166

27/13.5

1–166

1–100

产量

频率。

1–200

0.08–200

3–200

27/13.5

1–200

4.2–166

降低电流尖峰的时钟边沿，从而减少

抖动。

还原活性的输出的总数还降低了抖动

以线性方式。然而，最好是使用两个输出到

驱动两个负载比一个输出驱动两个负载。

有关更多信息，请参考应用笔记，

抖动

在基于PLL的系统：原因，影响和解决方案，

可在

http://www.cypress.com 。

赛普拉斯可编程时钟

赛普拉斯提供各种可编程时钟synthe-

大小测定器，可以生成未涉及的任何其它频率

该CY22801 。

表1

总结所有赛普拉斯可编程

设备包括CY22801 。

包

8-SOIC

16-TSSOP

8-SOIC/TSSOP

16-TSSOP

8-SOIC

16-TSSOP

8-SOIC

16-TSSOP

16/20-TSSOP,

32-QFN

数

输出

高达3

截至6

截至2

截至6

截至2

截至6

高达3

截至6

高达5

最多8个

传播

SPECTRUM

是的

VCXO

是的

记

1. CY22800和CY22801使用包括在CY36800 InstaClock套件编程软件狗被编程。该CY3672程序员可以用来

编程其它赛普拉斯可编程时钟。

文件编号： 001-15571修订版**

第3页7

[+ ]反馈

CY22801

绝对最大条件

参数

ESD

电源电压

储存温度

结温

输入和输出电压

每个静电放电电压MIL- STD- 833 ，方法3015

描述

民

–0.5

–65

–

– 0.5

2000

最大

4.6

150

125

+ 0.5

–

单位

°C

推荐工作条件

参数

负载

工作电压

环境温度

马克斯。在CLK输出负载电容

上电时间为VDD达到指定的最低电压

（功率坡道必须是单调）

描述

民

3.14

–

0.05

典型值

3.3

–

最大

3.47

500

单位

°C

推荐水晶规格

参数

喃

LNOM

名字

标称晶振频率

额定负载电容

等效串联电阻的基本模式

（ ESR）的

晶振驱动电平

任何外部串联电阻假设

描述

并联谐振，基本模式，

和AT切割

民

–

典型值

–

0.5

最大

单位

兆赫

DC电气规格

[2]

参数

IN1

IN2

DD[3, 4]

名字

输出高电流

输出低电流

输入高电压

输入低电压

输入电容

电源电流

所有的输入引脚，除了XIN和XOUT

在XIN和XOUT

描述

= V

– 0.5, V

= 3.3V （源）

= 0.5, V

= 3.3V （汇）

民

0.7*V

– 0.3

–

典型值

–

最大

–

+ 0.3

0.3*V

–

单位

笔记

2.未经100％测试，保证了设计。

3. I

目前的规定，在100 MHz频率运行3 CLK输出。

4.使用CyClocksRT 来计算实际的I

对于特定的输出频率配置。

文件编号： 001-15571修订版**

第4 7

[+ ]反馈

CY22801

AC电气特性

[2]

参数

REFC

REFD

OUT

[5]

[6]

名字

参考频率 - 水晶

参考频率 - 驱动

输出频率

输出占空比

上升沿斜率

下降沿摆率

SKEW

时钟抖动

PLL锁定时间

描述

民

典型值

–

1.4

–

250

–

最大

133

200

–

250

–

单位

兆赫

V / ns的

占空比被定义

图3中，

Ⅴ的50％的

输出时钟上升时间， 20 ％ - 80 ％的V

输出时钟下降时间， 80 ％ - V的20 ％

相关产出之间的输出输出偏斜

峰 - 峰值周期抖动

0.8

–

测试电路

图2.测试电路图

0.1μF

输出

CLKOUT

负载

时序定义

图3.占空比的定义; DC = T2 / T1

CLK

50%

GND

图4.上升和下降时间定义

80%

CLK

20%

笔记

保证在从同一分频器银行产生输出5.倾斜值。

6.抖动测量可能会发生变化。实际抖动依赖于输入抖动和边沿速率，有源输出端，输入端和输出频率，电源电压的数目，

温度，并输出负载。欲了解更多信息，请参考应用笔记，

抖动PLL的系统：原因，影响和对策。

文件编号： 001-15571修订版**

第5页第7

[+ ]反馈

CY22801

通用可编程时钟发生器（ UPCG ）

特点

■

概述

该CY22801是一款闪存式可编程时钟发生器

支持消费和通信的各种应用

市场。该设备采用了赛普拉斯专有的PLL沿

与扩频和VCXO技术，使其之一

最通用的时钟合成器在市场上。该装置

采用了赛普拉斯专有的PLL来驱动多达三个可配置

采用8引脚SOIC输出。

该CY22801编程有一个易于使用的编程

软件狗的CY36800 ，与CyClocksRT 结合

软件。这使得快速采样生成原型

构建用于用户定义的频率。

集成锁相环（PLL）的

现场可编程

输入频率范围：

水晶： 8 MHz至30 MHz的

CLKIN ： 1 MHz至133 MHz的

低电压互补金属氧化物半导体

（ LVCMOS ）输出频率：

1MHz至200兆赫（商品级）

1MHz至166.6兆赫（工业级）

特殊功能：

扩频

VCXO

输入： PD或OE ， FS

低抖动，高精度输出

3.3 V工作电压

商用和工业温度范围

8引脚小外形集成电路（ SOIC）封装

串行接口的设备配置

■

逻辑框图

XIN / CLKIN

XOUT

SDAT/FS0/

VCXO / OE

/ PD ＃

VCXO

REF

与逻辑

PLL

分频器

开关

矩阵

分频器

CLKA

FS2

SCLK

/FS1

SDAT

/FS0

/ PD ＃

串行I / F

同

控制

逻辑

CLKB /

FS1/

SCLK

CLKC

/FS2

赛普拉斯半导体公司

文件编号： 001-15571修订版* E

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2011年3月28日

[+ ]反馈

CY22801

引脚配置................................................ ............. 3

外部参考晶振/时钟输入......................... 4

输出时钟频率............................................... 4

VCXO ................................................. ................................ 4

VCXO简介................................................ ............... 4

扩频时钟发生器（ SSCG ） ................. 4

价差百分比................................................ 5 .....

调制频率................................................ 5

SSON引脚................................................ .................... 5

多功能引脚................................................ ............ 5

频率计算和注册

定义................................................. ........................ 5

默认的启动条件为CY22801 .................... 6

频率计算和寄存器定义使用

串行（ I2C ）接口............................................. ............ 6

PLL频率，Q计数器[ 42H （ 6..0 ） ....................... 8

PLL频率，P计数器[ 40H （ 1..0 ） ] ，

[41H(7..0)], [42H(7)] .................................................... 8

PLL后分频选项[ 0CH （ 7..0 ） ]，[ 47H （ 7..0 ） 8 .......

电荷泵设置[ 40H （ 2..0 ） .............................. 8

时钟输出设置： CLKSRC - 时钟输出交叉点

开关矩阵[ 44H （ 7..0 ） ]，[ 45H （ 7..0 ） ]，[ 46H （ 7..6 ） ....... 9

测试，保留和空白寄存器.......................... 9

应用指南................................................ ..... 11

最佳抖动性能的最佳实践................ 11

现场编程CY22801 .................................. 11

CyClocksRT软件................................................ .... 11

CY36800 InstaClock 套件.............................................. 11

可能的配置举例................................ 11

信息图表................................................ ..... 12

绝对最大条件..................................... 13

推荐工作条件.......................... 13

推荐水晶规格......................... 13

可牵引水晶规格

VCXO应用只有............................................... ... 13

DC电气规格

.....................................................

AC电气特性........................................ 14

测试电路................................................ ...................... 15

时序定义................................................ .......... 16

80% .................................................................................. 16

20% .................................................................................. 16

2线串行（ I2C ）接口时序............................... 17

数据有效................................................ .................. 17

数据帧................................................ ............... 17

应答脉冲................................................ ... 17

订购信息................................................ ...... 19

可能的配置............................................. 19

订购代码定义......................................... 19

包图................................................ ............ 20

与缩略语................................................. ....................... 21

文档约定................................................ 21

计量单位............................................... ........ 21

文档历史记录页............................................... .. 22

销售，解决方案和法律信息...................... 23

全球销售和设计支持....................... 23

产品................................................. ................... 23

的PSoC解决方案................................................ ......... 23

文件编号： 001-15571修订版* E

第23页2

[+ ]反馈

CY22801

引脚配置

图1. CY22801 8引脚SOIC

XIN / CLKIN

SDAT/FS0/

VCXO / OE / PD ＃

CY22801

XOUT

CLKC/FS2

CLKA

CLKB/FS1/SCLK

表1.引脚定义

名字

CLKIN / XIN

SDAT/FS0/VCXO

/ OE / PD ＃

CLKB/FS1/SCLK

CLKA

CLKC/FS2

XOUT

引脚数

描述

外部参考晶振输入/外部参考时钟输入

3.3 V电源电压

串行接口数据线/频率选择0 / VCXO模拟控制电压/输出使能/

掉电

地

时钟输出B /频率选择1 /串行接口的时钟线

输出的时钟

时钟输出C /频率选择3 / V

外部参考晶振输出：连接到外部晶振。当基准是外部

时钟信号（用于引脚1），该引脚未使用，必须悬空。

文件编号： 001-15571修订版* E

第23页3

[+ ]反馈

CY22801

外部参考晶振/时钟输入

CY22801可以接受外部基准时钟输入以及

晶振输入。外部参考时钟输入频率范围为

从1MHz至133MHz的。

该CY22801的输入晶体振荡器是一个重要的

的灵活性的特点，因为它提供了在选择晶体

作为基准时钟源。该振荡器逆变器

可编程的增益，使得具有最大的相容性

参考晶体，是根据制造商，处理

性能和质量。

输入负载电容放置在CY22801死亡减少

外部元件成本。这些电容是真实的

平行板电容器，旨在降低频移

时所发生的非线性负载电容是受负荷，

偏置，电源和温度变化。

的输入端的负载电容器的值以8位来确定

在一个可编程的寄存器中。总的负载电容来确定

通过下式：

CapLoad = （C

– C

BRD

– C

芯片

） /0.09375 pF的

在CyClocksRT ，进入液晶电容（C

）。的值

CapLoad被自动确定，并编入

CY22801.

VCXO

其中CY22801设备的关键部件是VCXO 。

VCXO的是用来“拉”的参考晶体或高或低

锁定系统频率到外部源。这是理想的

的应用场合，输出频率需要跟踪沿

与外部参考频率是不断变化的。

一个特殊的可牵引晶体，必须使用有足够的VCXO

拉范围。可牵引的晶体规格都包括在本

数据表。

VCXO不与扩频和串口兼容

界面。

VCXO简介

科幻gure 3

示出了一个VCXO分布的一个例子。模拟

电压输入是在X轴方向和所述PPM范围是在Y轴。

在压控振荡器的输入电压产生一个相应的增加

增加输出频率。这会将PPM从

负到正的偏移。

图3. VCXO简介

200

150

100

调整[ PPM ]

输出时钟频率

该CY22801是至多三个非常灵活的时钟发生器

各个输出，从集成的PLL产生的。

SEE

图2

了解详细信息。

PLL的输出运行在高频率和分割下来

以产生输出时钟。两个可编程分频器是

可用于这一目的。因此，虽然输出时钟

可以具有不同的频率，它们必须是相关的，基于

PLL频率。

另外，也可以直接将参考时钟输入到任何一个

输出，从而绕过了PLL 。最后，参考时钟

可以通过两种分通过。

图2.基本的PLL框图

REF

（ XIN / CLKIN ）

PFD

VCO

POST

分频器

CLKA

POST

分频器

交叉点

开关

矩阵

-50

-100

-150

-200

VCXO输入[V]

0.5

1.5

2.5

3.5

扩频时钟发生器（ SSCG ）

扩频时钟发生器（ SSCG ）的CY22801帮助

降低EMI在今天的高速数字电子发现

系统。

该设备使用专有的扩频时钟（ SSC）的

技术合成和调控的频率

输入时钟。通过调制时钟的频率，所述

EMI测量的基波和谐波频率是

大大降低。这种减少在辐射能量可以

显著降低与调节相符的成本

机构的电磁兼容性（EMC）要求和

缩短上市时间，而不会降低系统的性能。

可编程扩频调制将出现在相同

因为他们来自同一个PLL ，即使所有三个时钟输出

工作在不同的频率。扩频不

与VCXO功能不兼容。

CLKB

CLKC

文件编号： 001-15571修订版* E

第23页4

[+ ]反馈

CY22801

价差百分比

传播的比例可以从±0.25％被编程为

±2.5 ％，为中心扩散，从-0.5 ％至-5.0 ％，持续下跌

蔓延。粒度为0.25％。

表2.多功能引脚选项

针＃

引脚名称

CLKC/FS2

PD ＃

CLK

VCXO FS输出

[4]

调制频率

默认的调制频率为31.5千赫。其他调制

通过组态软件可用频率

30.1千赫，32.9千赫。

为多功能引脚表3.可能的组合

可能的组合

Pin#3

FS0

OE / PD ＃

SDAT

VCXO

Pin#5

CLKB

FS1

CLKB

FS1

SCLK

CLKB

Pin#7

CLKC

FS2

CLKC

FS2

CLKC

SSON引脚

SSON管脚功能可以用于转扩开和关

在时钟输出。的多功能引脚中的任何人可以

配置为SSON引脚。

多功能引脚

有三个引脚具有多种功能或者作为控制销

或作为输出引脚。下面是用于该缩略词

不同的控制功能引脚：

■

输出使能（OE ）：如果OE = 1 ，所有的输出使能

频率选择（ FS0,1,2 ）：这些引脚可用于选择

其中一个设定的时钟频率时钟输出。所有

三个多功能引脚支持此功能。任

这些引脚还可以被配置为扩频开

（ SSON ）引脚。如果SSON = 1 ，时钟输出已编程

传播;

如果SSON = 0时，时钟输出不具有传播。

省电：低电平有效（ PD ＃）：如果PD ＃ = 0时，所有输出

三态和设备进入了低功耗状态

压控晶体振荡器（ VCXO ）：在模拟电压

这个引脚控制振荡器的输出频率

串行接口时钟线（SCLK）和串行接口数据线

（ SDAT ）：这些引脚的串行接口，并兼容

与我

频率计算和注册

释义

该CY22801是有四个极其灵活的时钟发生器

是用来确定最终的输出基本变量

频率。它们是输入参考频率（REF ），则

内部计算的P和Q分频器和后分频器，其

可以是固定的或计算的值。有三个公式来

确定一个CY22801基于最终输出频率

设计：

■

CLK = （（ REF X P） / Q） /后分频器

CLK = REF /后分频器

CLK = REF 。

每三个多功能引脚选择支持

中提到的功能

表2中。

其中一个支持的功能

可在销上每次进行编程。

表2.多功能引脚选项

针＃

引脚名称

SDAT/FS0

/ VCXO / OE

/ PD ＃

CLKB/FS1/

SCLK

PD ＃

VCXO FS

[1]

[2]

CLK

产量

[3]

SDAT

[1]

基本锁相环的方框图中示出

图4中。

每个

对CY22801三个时钟输出，共有七路输出的

向它提供的选项。有六分后选择

可用： / 2 （其中两个）， / 3 / 4 / DIV1N和/ DIV2N 。 DIV1N

和DIV2N独立地计算并应用到

单独的输出组。后分频选项可以应用

于计算的VCO频率（（REF ×P） / Q）或到REF

直接。

除了6的后置分频器的输出选项，第七

选择绕过PLL和直接传递REF到

矩阵开关。

SCLK

笔记

1. VCXO和SSON功能，以及VCXO和串行接口功能不兼容。

2. “Y ”的意思引脚支持此功能。

3， “N”是指脚不支持此功能。

4.不要使用该引脚作为参考时钟输出。

文件编号： 001-15571修订版* E

第23页5

[+ ]反馈