CXD3220R

IEEE1394链路/事务层控制器LSI的SBP- 2

描述

该CXD3220R是一种链路/事务层LSI

符合IEEE1394串行总线标准。

连接1394时，它主要用于

数字I / F向存储设备，诸如硬盘，

的DVD-ROM ， CD-ROM或磁带机。

数据传输符合SBP-2的协议。

该LSI采用了苹果电脑的火线

技术。

特点

符合IEEE1394串行总线标准

符合SBP-2 （串行总线协议2）

兼容的双向数据传送

电脑外设

适用于在100 / 200Mbps的1394传输速率

专用异步数据传输

通过使用一个高速数据传输

ADP （自动数据管道）电路

循环主站功能

直接连接到1394 PHY芯片

大容量FIFO

数据传输FIFO

532四字节

异步发送FIFO 24四字节

异步接收FIFO 39四字节

应用

数字接口电脑周边

结构

硅栅CMOS IC

绝对最大额定值

（ TA = 25°C ）

V

SS

- 0.5 4.6

电源电压

V

DD

输入电压

V

I

V

SS

- 0.5 V

DD

+ 0.5

输出电压

V

O

V

SS

- 0.5 V

DD

+ 0.5

工作温度

TOPR

储存温度

TSTG

-20至+75

-55到+150

100引脚LQFP （塑胶）

V

V

V

°C

°C

推荐工作条件

电源电压

V

DD

3.0 3.6

工作温度

TOPR

-20至+75

V

°C

索尼保留更改产品规格，恕不另行通知。本资料概不转让任何许可

任何专利或其他权利的任何暗示或其他方式。示出了应用电路，如果有的话，是示出典型的实施例

该装置的操作。索尼公司不承担因使用这些电路中的任何问题负责。

–1–

E97320-PS

CXD3220R

目录

1.框图............................................................................................................................................... 3

2.引脚Configuration........................................................................................................................................... 4

3.引脚说明..............................................................................................................................................五

4.电气特性............................................................................................................................... 8

4-1 。直流特性................................................................................................................................. 8

4-2 。 AC特性................................................................................................................................. 8

4-3 。输入/输出电容...................................................................................................................... 8

4-4 。时序定义.................................................................................................................................... 9

5.系统配置实例................................................................................................................... 10

5-1 。系统结构Diagram......................................................................................................................... 10

5-2 。系统连接图............................................................................................................... 11

6.异步Communication.................................................................................................................... 12

6-1 。 CPU I / F ................................................................................................................................................ 12

6-2 。 CFR...................................................................................................................................................... 15

6-3 。异步数据包传输............................................... .................................................. ... 25

6-4 。异步数据包接收......................................................................................................... 28

6-5 。 CXD3220R数据格式...................................................................................................................... 33

6-6 。自ID信息包接收错误处理........................................... .............................................. 43

7. ADP （异步数据管道） .................................................................................................................. 44

7-1 。内置FIFO ......................................................................................................................................... 44

7-2 。传输数据I / F ................................................................................................................................ 44

7-3 。 ADP....................................................................................................................................................... 47

7-4 。 ADP结构Functions............................................................................................................... 49

7-5 。 ADP Setting.......................................................................................................................................... 51

8.链路物理层通信............................................................................................................................ 58

8-1 。链接-PHY接口规范......................................................................................................... 58

8-2 。通讯.................................................................................................................................... 58

–2–

1.框图

1

SDRQ

1

1

XSAC

ADP

（异步事务控制，

根据SBP2打包）

1

解码器1

XHWR

1

1

运输

数据IF

控制

异步发送FIFO

异步

异步FIFO免费获赠

CORE

4

2

1

1

解复用

1

XHRD

1

16

SD [ 0:15 ]

16

DATA [ 0：3]

CTL [0：1 ]

LREQ

LPS

系统时钟

4

2

1

1

1

PHY

–3–

控制寄存器

CPU I / F

分解器

1

XINT

1

1

XCS

1

1

XWR

1

XRD

1

1

当地

处理器7

A [0:6]

7

16

D [0:15]

16

1

XWAIT

1

1

XRESET

1

CXD3220R

CXD3220R

2.引脚配置

XRESET

TEST16

TEST19

TEST20

SD10

SD7

TEST18

SD12

SD11

SD9

SD8

SD4

XHWR

SD3

SD6

SD5

SD2

SD1

TEST17

TEST15

SD0

XHRD

75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51

V

DD

50 TEST14

49 TEST13

48 TEST12

47 TEST11

46 TEST10

45 TEST9

44 LREQ

43 TEST8

42 SYSCLK

41 TEST7

40 CTL0

39 CTL1

38 V

SS

37 D0

36 D1

35 D2

34 D3

33 TEST6

32 RSVD0

31 RSVD1

30 RSVD2

29

RSVD3

28 LPS

27 V

SS

26 V

DD

V

DD

76

V

SS

77

SD13 78

SD14 79

SD15 80

SDRQ 81

XSAC 82

TEST21 83

TEST22 84

TEST23 85

TEST24 86

X8/16 87

V

SS

88

XWAIT 89

XINT 90

XCS 91

ADDRESS0 92

ADDRESS1 93

ADDRESS2 94

地址3 95

地址4 96

ADDRESS5 97

ADDRESS6 98

DATA0 99

DATA1 100

1

2

3

4

5

6

7

8

9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25

V

SS

TEST0 （ BIST ）

DATA14

V

SS

DATA7

DATA8

V

SS

TEST4 （ TD0 ）

–4–

TEST3 （ TENA1 ）

TEST1 （ TCK ）

TEST5 （ VST ）

DATA3

DATA11

DATA13

V

DD

DATA2

DATA5

DATA10

XRD

V

SS

DATA12

DATA6

DATA9

XWR

TEST2 （ TDI）的

DATA15

DATA4

CXD3220R

3.引脚说明

针

号

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

符号

V

DD

V

SS

DATA2

DATA3

DATA4

DATA5

DATA6

DATA7

DATA8

DATA9

DATA10

DATA11

V

SS

DATA12

DATA13

DATA14

DATA15

XRD

XWR

TEST0

TEST1

TEST2

TEST3

TEST4

TEST5

V

DD

V

SS

LPS

RSVD3

RSVD2

RSVD1

RSVD0

TEST6

I / O

—

—

I / O

I / O

I / O

I / O

I / O

I / O

I / O

I / O

I / O

I / O

—

I / O

I / O

I / O

I / O

I

I

—

—

—

—

—

—

—

—

O

—

—

—

—

—

电源

GND

CPU I / F I / O数据位2

CPU I / F I / O数据位3

CPU I / F I / O数据位4

CPU I / F I / O数据位5

CPU I / F I / O数据位6

CPU I / F I / O数据位7

CPU I / F I / O数据位8

CPU I / F I / O数据位9

CPU I / F I / O数据位10

CPU I / F I / O数据位11

GND

CPU I / F I / O数据位12

CPU I / F I / O数据位13

CPU I / F I / O数据位14

CPU I / F I / O数据位15

CPU I / F的读信号

0 ：读

CPU I / F的写信号

0 ：写

TEST引脚

1

TEST引脚

1

TEST引脚

1

TEST引脚

1

TEST引脚

1

测试引脚2

2

电源

GND

PHY I / F连接电源状态信号（高电平时XRESET输入为低电平）

版权所有

3

版权所有

3

版权所有

3

版权所有

3

TEST引脚

1

描述

1

测试引脚应采用开放。

2

连接测试针2至GND。

3

RSVD0至3应该使用开放。

–5–

CXD3220R

IEEE1394链路/事务层控制器LSI的SBP- 2

描述

该CXD3220R是一种链路/事务层LSI

符合IEEE1394串行总线标准。

连接1394时，它主要用于

数字I / F向存储设备，诸如硬盘，

的DVD-ROM ， CD-ROM或磁带机。

数据传输符合SBP-2的协议。

该LSI采用了苹果电脑的火线

技术。

特点

符合IEEE1394串行总线标准

符合SBP-2 （串行总线协议2）

兼容的双向数据传送

电脑外设

适用于在100 / 200Mbps的1394传输速率

专用异步数据传输

通过使用一个高速数据传输

ADP （自动数据管道）电路

循环主站功能

直接连接到1394 PHY芯片

大容量FIFO

数据传输FIFO

532四字节

异步发送FIFO 24四字节

异步接收FIFO 39四字节

应用

数字接口电脑周边

结构

硅栅CMOS IC

绝对最大额定值

（ TA = 25°C ）

V

SS

- 0.5 4.6

电源电压

V

DD

输入电压

V

I

V

SS

- 0.5 V

DD

+ 0.5

输出电压

V

O

V

SS

- 0.5 V

DD

+ 0.5

工作温度

TOPR

储存温度

TSTG

-20至+75

-55到+150

100引脚LQFP （塑胶）

V

V

V

°C

°C

推荐工作条件

电源电压

V

DD

3.0 3.6

工作温度

TOPR

-20至+75

V

°C

索尼保留更改产品规格，恕不另行通知。本资料概不转让任何许可

任何专利或其他权利的任何暗示或其他方式。示出了应用电路，如果有的话，是示出典型的实施例

该装置的操作。索尼公司不承担因使用这些电路中的任何问题负责。

–1–

E97320-PS

CXD3220R

目录

1.框图............................................................................................................................................... 3

2.引脚Configuration........................................................................................................................................... 4

3.引脚说明..............................................................................................................................................五

4.电气特性............................................................................................................................... 8

4-1 。直流特性................................................................................................................................. 8

4-2 。 AC特性................................................................................................................................. 8

4-3 。输入/输出电容...................................................................................................................... 8

4-4 。时序定义.................................................................................................................................... 9

5.系统配置实例................................................................................................................... 10

5-1 。系统结构Diagram......................................................................................................................... 10

5-2 。系统连接图............................................................................................................... 11

6.异步Communication.................................................................................................................... 12

6-1 。 CPU I / F ................................................................................................................................................ 12

6-2 。 CFR...................................................................................................................................................... 15

6-3 。异步数据包传输............................................... .................................................. ... 25

6-4 。异步数据包接收......................................................................................................... 28

6-5 。 CXD3220R数据格式...................................................................................................................... 33

6-6 。自ID信息包接收错误处理........................................... .............................................. 43

7. ADP （异步数据管道） .................................................................................................................. 44

7-1 。内置FIFO ......................................................................................................................................... 44

7-2 。传输数据I / F ................................................................................................................................ 44

7-3 。 ADP....................................................................................................................................................... 47

7-4 。 ADP结构Functions............................................................................................................... 49

7-5 。 ADP Setting.......................................................................................................................................... 51

8.链路物理层通信............................................................................................................................ 58

8-1 。链接-PHY接口规范......................................................................................................... 58

8-2 。通讯.................................................................................................................................... 58

–2–

1.框图

1

SDRQ

1

1

XSAC

ADP

（异步事务控制，

根据SBP2打包）

1

解码器1

XHWR

1

1

运输

数据IF

控制

异步发送FIFO

异步

异步FIFO免费获赠

CORE

4

2

1

1

解复用

1

XHRD

1

16

SD [ 0:15 ]

16

DATA [ 0：3]

CTL [0：1 ]

LREQ

LPS

系统时钟

4

2

1

1

1

PHY

–3–

控制寄存器

CPU I / F

分解器

1

XINT

1

1

XCS

1

1

XWR

1

XRD

1

1

当地

处理器7

A [0:6]

7

16

D [0:15]

16

1

XWAIT

1

1

XRESET

1

CXD3220R

CXD3220R

2.引脚配置

XRESET

TEST16

TEST19

TEST20

SD10

SD7

TEST18

SD12

SD11

SD9

SD8

SD4

XHWR

SD3

SD6

SD5

SD2

SD1

TEST17

TEST15

SD0

XHRD

75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51

V

DD

50 TEST14

49 TEST13

48 TEST12

47 TEST11

46 TEST10

45 TEST9

44 LREQ

43 TEST8

42 SYSCLK

41 TEST7

40 CTL0

39 CTL1

38 V

SS

37 D0

36 D1

35 D2

34 D3

33 TEST6

32 RSVD0

31 RSVD1

30 RSVD2

29

RSVD3

28 LPS

27 V

SS

26 V

DD

V

DD

76

V

SS

77

SD13 78

SD14 79

SD15 80

SDRQ 81

XSAC 82

TEST21 83

TEST22 84

TEST23 85

TEST24 86

X8/16 87

V

SS

88

XWAIT 89

XINT 90

XCS 91

ADDRESS0 92

ADDRESS1 93

ADDRESS2 94

地址3 95

地址4 96

ADDRESS5 97

ADDRESS6 98

DATA0 99

DATA1 100

1

2

3

4

5

6

7

8

9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25

V

SS

TEST0 （ BIST ）

DATA14

V

SS

DATA7

DATA8

V

SS

TEST4 （ TD0 ）

–4–

TEST3 （ TENA1 ）

TEST1 （ TCK ）

TEST5 （ VST ）

DATA3

DATA11

DATA13

V

DD

DATA2

DATA5

DATA10

XRD

V

SS

DATA12

DATA6

DATA9

XWR

TEST2 （ TDI）的

DATA15

DATA4

CXD3220R

3.引脚说明

针

号

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

符号

V

DD

V

SS

DATA2

DATA3

DATA4

DATA5

DATA6

DATA7

DATA8

DATA9

DATA10

DATA11

V

SS

DATA12

DATA13

DATA14

DATA15

XRD

XWR

TEST0

TEST1

TEST2

TEST3

TEST4

TEST5

V

DD

V

SS

LPS

RSVD3

RSVD2

RSVD1

RSVD0

TEST6

I / O

—

—

I / O

I / O

I / O

I / O

I / O

I / O

I / O

I / O

I / O

I / O

—

I / O

I / O

I / O

I / O

I

I

—

—

—

—

—

—

—

—

O

—

—

—

—

—

电源

GND

CPU I / F I / O数据位2

CPU I / F I / O数据位3

CPU I / F I / O数据位4

CPU I / F I / O数据位5

CPU I / F I / O数据位6

CPU I / F I / O数据位7

CPU I / F I / O数据位8

CPU I / F I / O数据位9

CPU I / F I / O数据位10

CPU I / F I / O数据位11

GND

CPU I / F I / O数据位12

CPU I / F I / O数据位13

CPU I / F I / O数据位14

CPU I / F I / O数据位15

CPU I / F的读信号

0 ：读

CPU I / F的写信号

0 ：写

TEST引脚

1

TEST引脚

1

TEST引脚

1

TEST引脚

1

TEST引脚

1

测试引脚2

2

电源

GND

PHY I / F连接电源状态信号（高电平时XRESET输入为低电平）

版权所有

3

版权所有

3

版权所有

3

版权所有

3

TEST引脚

1

描述

1

测试引脚应采用开放。

2

连接测试针2至GND。

3

RSVD0至3应该使用开放。

–5–