CT2553 / 2554 /二千五百五十六分之二千五百五十五
先进的集成MUX （ AIM ）的混合
为MIL -STD- 1553
特点
I
I
A E
RO
I
I
I
I
I
I
I
I
I
I
第二个来源兼容的BUS- 61553
完整的集成MUX其中：
低功耗双通道收发器
BC / RTU / MT协议
8K ×16共享RAM
中断逻辑
兼容MIL -STD- 1750等标准的CPU
DIP或扁平混合
最大限度地降低CPU开销
提供内存映射接口1553
在线&脱机自检
电脑开发工具可用
SEAFAC测试
MIL -PRF- 38534标准可用电路
DESC SMD ＃ 5962-88692待定
包装 - 金属密封
78引脚， 2.1" X 1.87" X 0.25"插件式封装
82铅， 2.2" X 1.61" X 0.18"扁平封装
电路科技
www.aeroflex.com
F
LE
X
LA
C
ISO
9001
E
RT
I
F
I
E
D
B
S
I
NC
.
概述
Aeroflex的CT2553高级集成MUX （ AIM ）混合动力是一个完整的MIL -STD- 1553总线
控制器（ BC） ，远程终端单元（ RTU ）和总线监视器（ MT ）设备。封装在一个单一的
78脚DIP封装， CT2553包含双低功耗收发器，完整的BC / RTU /吨
协议的逻辑， MIL -STD -1553到主机的接口单元和8K ×16的RAM 。
采用业界标准的双收发器和标准的状态和控制信号， CT2553
简化了系统集成同时在MIL -STD -1553和主处理器接口的水平。
所有1553的操作是通过在CPU访问共享8K ×16的RAM控制。为了确保
最大的设计灵活性，提供了用于连接外部的RAM存储器控制线
CT2553地址和数据总线以及用于禁止内部存储器;总的内存组合
空间可以扩展到64K x16的。所有的1553传输是完全内存映射;因此CPU
接口只需要很少的硬件和/或软件支持。
该CT2553工作在整个军用-55 ° C至+ 125 °C温度范围。可筛选
以MIL- STD883 ，对CT2553非常适合要求苛刻的军事和工业微处理器1553
接口应用。
见"Ordering Information" （最后一张）为CT2554 ， CT2555 & CT2556 。
eroflex电路牛逼
童占梅
- 数据总线模块，用于未来 SCDCT2553 REV B 99年8月6日
Q1553-2
收发器
TX
INH
CLOCK IN
TX
MSTRCLR
8
1
艾法斯电路技术
数据
总线
2
4
3
变压器一
RX
解码器
通道A
编码器/
内存
定时
SELECT
STRBD
READYD
RD / WR
MEM / REG
RX
中央处理器
定时
768s
TIMEOUT
协议
调节器
争
分解器
打断
发电机
EXTEN
EXTLD
INT
2
TX
INH
TX
A15 - A00
Q1553-2
8
1
D15 - D00
数据
BUS B
2
4
3
通道B
编码器/
RX
解码器
变压器B
8K ×16
共享内存
RTADR0
RTADR1
RTADR2
RX
收发机B
内存
奇偶
检查
RT地址
RTADR3
RTADRP
RTADR4
RTPARERR
注：看门狗超时（ 768μs典型值）是内置的。
SCDCT2553 REV B 99年8月6日纽约Plainview的（ 516 ） 694-6700
图1 - CT2553框图
价值观在标称电源电压除非另有规定
参数
接收器
差分输入电压
差分输入阻抗
CMRR
发射器（直联）
差分输出电压
输出上升和下降时间
输出失调电压
逻辑*
V
IH
V
IL
时钟
电源
+ 5V （逻辑）
-15VA （通道收发器）
-15VB （通道B收发器）
+ 5VA （通道A ）
+ 5VB （通道B ）
漏极电流* （总包）
+ 5V （待机）
-15V （空闲）
+ 5V （ 25 ％占空比）
-15V （ 25 ％占空比）
温度范围
工作（案例）
存储
物理特性
SIZE
78引脚DDIP
82引脚扁平封装
*请参阅表7引脚的负载特性。
价值
40最大
7分钟
40分钟
6.0分， 9.0最大
100分，最高300
± 90最大
2.2分
0.8最大
16
+5±5%
-15±10%
-15±10%
+5±5%
+5±5%
（ TYP ） /最大
(85)/170
(45)/80
(85)/170
(80)/130
55 125
65 150
单位
VP-P
K
db
VP-P
纳秒
mV
V
V
兆赫
V
V
V
V
V
mA
mA
mA
mA
°C
°C
2.1 x 1.87 x 0.25
(53 x 47.5 x 6.4)
2.19 x 1.6 x 0.175
(55.6 x 40.6 x 4.34)
in
(mm)
in
(mm)
表1 - CT2553规格
一般
该CT2553是一个完整的MIL -STD- 1553总线
含双低功率接口单元
收发器;总线控制器（ BC） ，远程
终端（ RTU ）和总线监视器（ MT ）协议
逻辑; 8K ×16位的伪双端口RAM;和
存储器管理的仲裁控制电路。
主机处理器接口由标准
控制和中断信号，内存扩展
能力和非复用地址和数据
巴士。
在CT2553的控制是完全完成
通过使用三个内部寄存器和
3
共享内存。往返的CT2553
就一个字，用字基础上，确保执行
如果发生争议最少的等待时间。
具体的操作MODS （ 1553
BC / RTU / MT ）是软件可编程的。内存
被构造成独特的控制和数据块
基于操作的1553模式的地区。
外部寄存器也支持
CT2553用于操纵用户数据。此外，
在CT2553提供了动态，在线
软件启动的自检功能。
艾法斯电路技术
SCDCT2553 REV B 99年8月6日纽约Plainview的（ 516 ） 694-6700
接口
该CT2553是最常见的兼容
微处理器，包括但不限于，在
摩托罗拉680 X 0 ，英特尔808X系列， Zilog公司Z800x和
MIL- STD- 1750处理器。
接口的CT2553的MIL -STD- 1553
数据总线需要两个Q1553-2脉冲
变压器和一个外部16 MHz时钟（见
图2）。三态缓冲器被用来隔离
CPU的数据线和地址线。
外部RAM可以用来代替或
与CT2553内部的8K ×16一起
位。所使用的CT2553外部RAM可以
是任何标准的静态存储器与接入
的< 55ns的时间。外部RAM可以是
扩展到64K ×16 。
两个控制信号， MEMENA -IN （引脚69）和
MEMENMA -OUT （引脚31）中设置
对于除了标准的存储器I / O信号
内部/外部存储器存取控制（见
图3-5 。 MEMEN - OUT和MEMEN -IN
应该绑在一起的内部只读存储器
配置。存储器的CS信号可以是
使用外部配置产生
内存。
内存管理
存储器可以被配置成支持两个区域
（ A和B ） ，每个都有一个独立的顺序
堆栈和指针操作1553
信息和控制数据。 CPU可以访问
共享内存，而1553的消息传输
正在发生。在RAM的仲裁
的方式自动执行
透明的子系统（见图
28-31 ） 。可变长度数据块也
存储在共享RAM中，并且可以解决
通过设置居住在A区， B区或指针
两者。
对于BC / RTU操作，每个区域包含一个
描述符堆栈和堆栈指针（参见图
图6和7）。公元前操作进一步维护
消息计数为1553每个区域（数量
每帧的消息）。 RTU运行维护
数据块的地址查找表为每个区域。
MT的操作使用单一堆栈指针
表示的起始地址存储
收到的文字和相关标识
话。
当前区域分配/交换。
当前区域的状态（当前可用的
1553终端）是由软件编程
主机;未分配区域自动假设
非当前区域的状态。这两个领域始终
由主机寻址。交换电流
面积以下的消息传输进行
用户的操作，例如异常处理或
多重缓冲1553的数据。
主机通过写选择当前区域
该CT2553的配置寄存器与13位
艾法斯电路技术
设置为相应的逻辑电平（ 0 A区或1
对于B区） 。内部电路确保了
对当前区域地位的交换不会发生
正在进行的邮件传输过程中（见
配置寄存器） 。
描述符
堆
（BC / RTU ） 。
该
描述符堆栈（DS）被划分成64个
条目。每个堆栈条目包含四个词
这是指一个1553的消息。块
状态字（BSW ）表示在物理总线
这是收到的消息（ RTU模式） ，
是否检测到错误的报告
邮件传输过程中，并指示消息
完成（参见图8）。
用户提供的时间标记词是在装
启动邮件传输，并在更新
传输结束（参见时间标记） 。
4
SCDCT2553 REV B 99年8月6日纽约Plainview的（ 516 ） 694-6700
RD / WR
（ DIR）的
数据
D0 - D15
（ OE ） （ 54LS245 ）
IOEN
只读存储器
内存
I / O
（见注1 ）
MEMENA -IN
（ OE ） （ 54LS244 ）
中央处理器
地址
A0 - A12
13
MEMENA -OUT
16
RD / WR
36
51
RTADP
RTADDRESS
8
73
31
40
78
TX / RX -A
TX / RX -A
1
2
3
7
6
5
4
+
–
69
BUS-25679
CT2553
8
地址
解码器
POR
（见注2 ）
MSTRCLR
20
71
59
TX / RX -B
TX / RX -B
1
2
3
7
6
5
4
+
–
SELECT
MEM / REG
(54LS04)
STRBD
74
33
3
34
2
+5V
-15V
BUS-25679
READYD
INT
75
12
72
13
15
ILLCMD
+5V
SA/MC-0
SA/MC-1
SA/MC-2
SA/MC-3
SA/MC-4
T / R
BCSTRCV
LMC
非法化
舞会
（可选）
主机处理器
MEMOE
30
52
54
16MHz
时钟
32
53
57
XX
17
1553接口
图2 - CT2553实施例互连
艾法斯电路技术
5
SCDCT2553 REV B 99年8月6日纽约Plainview的（ 516 ） 694-6700
QQ：2880707522 复制
