CDCM61002
www.ti.com
SCAS870D - 2009年2月 - 修订2010年7月
两路输出,集成的VCO ,低抖动时钟发生器
检查样品:
CDCM61002
1
特点
一个水晶/ LVCMOS输入参考
包括24.8832兆赫, 25兆赫,并
26.5625 MHz的
输入频率范围: 21.875 MHz至
28.47 MHz的
片内VCO工作在频率范围
1.75 GHz到2.05 GHz的
2个输出可用:
- 可通过引脚选择之间LVPECL ,LVDS或
2 , LVCMOS ;工作在3.3 V
LVCMOS输出旁路可用
输出频率可选择通过/ 1 , / 2 , / 3 / 4 / 6 ,
/ 8从单路输出分频器
支持常见的LVPECL / LVDS输出
频率:
- 62.5兆赫, 74.25兆赫, 75兆赫, 77.76兆赫,
100兆赫, 106.25兆赫, 125兆赫, 150兆赫,
155.52兆赫, 156.25兆赫, 159.375兆赫,
187.5兆赫, 200兆赫, 212.5兆赫, 250兆赫,
311.04兆赫, 312.5兆赫, 622.08兆赫,
625兆赫
支持常见的LVCMOS输出
频率:
- 62.5兆赫, 74.25兆赫, 75兆赫, 77.76兆赫,
100兆赫, 106.25兆赫, 125兆赫, 150兆赫,
155.52兆赫, 156.25兆赫, 159.375兆赫,
187.5兆赫, 200兆赫, 212.5兆赫, 250兆赫
输出频率范围: 43.75 MHz至
683.264兆赫(见
表3)
内部PLL环路带宽: 400 kHz的
高性能PLL内核:
- 相位噪声通常在-146 dBc的/赫兹时
5 - MHz偏移为625 MHz的LVPECL输出
- 随机抖动通常在0.509 PS, RMS
(10千赫到20兆赫)为625 MHz的LVPECL
产量
输出占空比校正到50 % ( ± 5 % )
2
20 ps的低输出偏移的LVPECL输出
分频器采用编程控制引脚:
- 有两个引脚用于预分频器/反馈分频器
- 三个引脚的输出分
- 两个引脚为输出选择
芯片使能控制引脚可用
3.3 V内核和I / O电源
工业温度范围: -40 ° C至+ 85°C
5毫米× 5毫米, 32引脚QFN ( RHB )封装
ESD保护超过2千伏( HBM )
应用
低抖动时钟驱动器,用于高端数通
应用包括SONET ,以太网,光纤
通道,串行ATA和HDTV
高性价比的高频晶体
振荡器替代
描述
该CDCM61002是一个高度灵活的,低抖动
频率合成器,能够产生两个低抖动
时钟输出,低电压之间进行选择
正射极耦合逻辑( LVPECL ) ,低压
差分信令(LVDS) ,或低电压
补充
金属
氧化
半导体
( LVCMOS )输出,从低频晶体或
LVCMOS输入用于各种有线和数据的
通信应用。该CDCM61002
带有板载PLL ,可以很容易地
仅仅通过控制引脚配置。整体
输出随机抖动性能低于1ps的,
均方根(从10千赫至20兆赫) ,从而使该装置的
在要求苛刻的应用,例如用于最佳选择
如SONET,以太网,光纤通道,和SAN 。该
CDCM61002可在一个小型, 32引脚, 5毫米×
5毫米QFN封装。
1
2
请注意,一个重要的通知有关可用性,标准保修,并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
所有商标均为其各自所有者的财产。
版权所有2009-2010,德州仪器
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
CDCM61002
SCAS870D - 2009年2月 - 修订2010年7月
www.ti.com
说明(续)
该CDCM61002是一款高性能,低相位噪声,完全集成的压控振荡器( VCO )
时钟合成器,具有两个万向输出缓冲器可被配置为LVPECL,LVDS或LVCMOS
兼容。每个万向输出也可以被转换到2 LVCMOS输出。此外,一个LVCMOS
旁路输出时钟是在一个输出配置中,它可以帮助与晶体加载以实现可
一个确切所需的输入频率。它有一个完全集成的低噪声, LC型VCO的工作在1.75
GHz至2.05 GHz范围内。
锁相回路(PLL )相对于所述输入同步压控振荡器,它可以是一个
低频晶体。输出共用一个输出分频器的VCO核心来源。所有设备设置
通过控制引脚的结构,它有两个引脚控制预分频器和反馈分频器管理,
三个引脚控制输出分频器,两个引脚控制输出类型,并且一个销,用于控制
输出使能。任何时候, PLL设置(包括输入频率,分频因子,或反馈分频器)
被改变,复位必须通过复位控制引脚(低电平有效的复位装置)发行。复位同修
一个PLL校准过程,以确保PLL锁定。当该设备处于复位时,输出和dividered被接通
关。
输出频率(f
OUT
)是正比于输入时钟的频率(f
IN
) 。反馈分压器,输出
分频器和VCO频率集合F
OUT
相对于至f
IN
。对于配置设置为普通有线和
数据通信的应用程序,请参阅toTable
2.
对于其他的应用,使用
式(1)
计算出精确的晶体
所需的所希望的输出振荡器频率。
输出分频器F
f
IN
=
反馈分频器
OUT
(1)
(
(
输出分频器可以由1 ,2,3 ,4,6或8通过使用控制引脚来选择。反馈分频器和
分频因子的组合可以由25和3 , 24和3,20和4 ,或15和5中,可以选择分别也
通过使用控制引脚。
图1
示出了CDCM61002的一个高层次的框图。
该器件工作在3.3V电源环境的特点是操作温度范围为-40 ° C至+ 85°C 。
RSTn低电平有效
PR[1...0]
2
OD[2...0]
3
CDCM61002
水晶/
LVCMOS
PFD
电荷泵
环路滤波器
反馈
分频器
输出分频器
VCO
产量
司机
LVPECL /
LVCMOS /
LVDS
预分频器
产量
司机
LVPECL /
LVCMOS /
LVDS
3.3 V
LVCMOS
2
OS[1...0]
CE
图1. CDCM61002框图
2
提交文档反馈
产品文件夹链接( S) :
CDCM61002
版权所有2009-2010,德州仪器
CDCM61002
www.ti.com
SCAS870D - 2009年2月 - 修订2010年7月
这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与处理
适当的预防措施。如果不遵守正确的操作和安装程序,可以造成损坏。
ESD损害的范围可以从细微的性能下降,完成设备故障。精密集成电路可能会更
容易受到伤害,因为很小的参数变化可能导致设备不能满足其公布的规格。
可选项
(1)
T
A
-40 ° C至+ 85°C
(1)
(2)
包装设备
CDCM61002RHBT
CDCM61002RHBR
特点
(2)
32引脚QFN ( RHB )封装,小型磁带和卷轴
32引脚QFN ( RHB )封装,磁带和卷轴
对于最近的规格和包装的信息,请参阅封装选项附录位于该数据表的末尾或
请参考我们的网站:
www.ti.com 。
这些封装符合无铅( Pb),并且绿色制造规格。更多详细信息,包括具体的物质
contentcan在www.ti.com/leadfree访问。格林: TI定义的绿色意味着铅( Pb)并在此外,使用更少的包装
材料不含有卤素,包括溴(Br) ,或锑(Sb)产品总重量的0.1%以上。 N / A :尚未
可用铅(Pb ) - 免费;为估计转换日期,请www.ti.com/leadfree 。无铅: TI定义的铅(Pb ) - 免费的意思
RoHS指令兼容,包括铅浓度不超过产品总重量的0.1%,并且,如果设计成,再补
适合于指定的无铅焊接工艺。
绝对最大额定值
(1)
在工作自由空气的温度范围内(除非另有说明) 。
参数
V
CC_OUT
,
V
CC_PLL1
,
V
CC_PLL2
,
V
CC_VCO
,
V
CC_IN
V
IN
V
OUT
I
IN
I
OUT
T
英镑
(1)
(2)
(3)
价值
单位
电源电压范围
(2)
-0.5到4.6
V
输入电压范围
(3)
输出电压范围
输入电流
输出电流
存储温度范围
(3)
-0.5至(Ⅴ
CC_IN
+ 0.5)
-0.5至(Ⅴ
CC_OUT
+ 0.5)
20
50
-65到+150
V
V
mA
mA
°C
强调超越那些在列
绝对最大额定值
可能对器件造成永久性损坏。这些压力额定值
只和功能在这些或任何其他条件超出下所指示的设备的操作
推荐工作
条件
是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
所有的电源电压必须同时提供。
如果输入和输出钳位电流额定值观察输入和输出负电压额定值可能被超过。
版权所有2009-2010,德州仪器
提交文档反馈
产品文件夹链接( S) :
CDCM61002
3
CDCM61002
SCAS870D - 2009年2月 - 修订2010年7月
www.ti.com
推荐工作条件
在工作自由空气的温度范围内(除非另有说明) 。
参数
V
CC_OUT
V
CC_PLL1
V
CC_PLL2
V
CC_VCO
V
CC_IN
T
A
输出电源电压
PLL供电电压
PLL供电电压
片内VCO的电源电压
输入电源电压
环境温度
民
3.0
3.0
3.0
3.0
3.0
–40
喃
3.30
3.30
3.30
3.30
3.30
最大
3.60
3.60
3.60
3.60
3.60
+85
单位
V
V
V
V
V
°C
耗散额定值
(1) (2)
价值
参数
q
JA
q
JP
(1)
(2)
(3)
(3)
TEST
条件
0 LFM
4×4 VIAS
ON PAD
35
4
单位
° C / W
° C / W
热阻,结到环境
热电阻,结到垫
封装热阻的计算按照JESD 51和JEDEC 2S2P (高K板) 。
连接到GND九散热孔( 0.3毫米直径) 。
q
JP
(结到垫)被用于QFN封装,因为主热流是从结到的QFN的GND焊盘
封装。
4
提交文档反馈
产品文件夹链接( S) :
CDCM61002
版权所有2009-2010,德州仪器
CDCM61002
www.ti.com
SCAS870D - 2009年2月 - 修订2010年7月
电气特性
在V
CC
= 3 V至3.6 V和T
A
= -40° C到+ 85 ℃,除非另有说明。
CDCM61002
参数
控制引脚LVCMOS输入特性
V
IH
V
IL
I
IH
I
IL
f
OSC_OUT
f
OUT
V
OH
V
OL
t
RJIT
t
压摆率
ODC
t
SKEW
I
CC
,
LVCMOS
f
OUT
V
OH
V
OL
|V
OD
|
t
RJIT
t
R
/t
F
ODC
t
SKEW
I
CC
,
LVPECL
(1)
(2)
输入高电压
输入低电压
输入高电流
输入低电平电流
旁路输出频率
输出频率
输出高电压
输出低电压
RMS相位抖动
输出上升/下降的转换速率
输出占空比
歪斜输出之间
器件的电流, LVCMOS
f
IN
= 25兆赫,女
OUT
= 250兆赫,
C
L
= 5 pF的
43.75
V
CC
–1.18
V
CC
–2
0.6
625兆赫(10千赫到20兆赫)
20 %至80%
45
120
V
CC
=最小值到最大值,我
OH
= –100
mA
V
CC
=最小值到最大值,我
OL
= 100
mA
250兆赫(10千赫到20兆赫)
20 %至80%
2.4
45
55
50
140
V
CC
= 3.6 V, V
IL
= 0 V
V
CC
= 3 V, V
IH
= 3.6 V
21.875
43.75
V
CC
–0.5
0.3
0.6V
CC
0.4V
CC
200
–200
28.47
250
V
V
mA
mA
兆赫
兆赫
V
V
V / ns的
%
ps
mA
0.85 PS, RMS
测试条件
民
典型值
最大
单位
LVCMOS输出特性
(1)
(见
图9
和
图10)
LVPECL输出特性
(2)
(见
图11
和
图12)
输出频率
输出高电压
输出低电压
差分输出电压
RMS相位抖动
输出上升/下降时间
输出占空比
歪斜输出之间
器件的电流, LVPECL
f
IN
= 25兆赫,女
OUT
= 625兆赫
126
683.264
V
CC
–0.73
V
CC
–1.55
1.23
175
55
20
144
兆赫
V
V
V
ps
%
ps
mA
0.77 PS, RMS
图9
和
图10
显示直流和交流测试装置,分别。抖动测量采用25 MHz的石英晶体中进行。
图11
和
图12
显示直流和交流测试装置,分别。抖动测量采用25 MHz的石英晶体中进行。
版权所有2009-2010,德州仪器
提交文档反馈
产品文件夹链接( S) :
CDCM61002
5
CDCM61002
www.ti.com....................................................................................................................................................
SCAS870B - 2009年2月 - 修订2009年7月
两路输出,集成的VCO ,低抖动时钟发生器
1
特点
一个单端/晶体参考输入
包括24.8832兆赫, 25兆赫,并
26.5625 MHz的
输入频率范围: 21.875 MHz至
28.47 MHz的
片内VCO工作在频率范围
1.75 GHz到2.05 GHz的
2个输出可用:
- 可通过引脚选择之间LVPECL ,LVDS或
2 , LVCMOS ;工作在3.3 V
LVCMOS输出旁路可用
输出频率可选择通过/ 1 , / 2 , / 3 / 4 / 6 ,
/ 8从单路输出分频器
支持常见的LVPECL / LVDS输出
频率:
- 62.5兆赫, 74.25兆赫, 75兆赫, 77.76兆赫,
100兆赫, 106.25兆赫, 125兆赫, 150兆赫,
155.52兆赫, 156.25兆赫, 159.375兆赫,
187.5兆赫, 200兆赫, 212.5兆赫, 250兆赫,
311.04兆赫, 312.5兆赫, 622.08兆赫,
625兆赫
支持常见的LVCMOS输出
频率:
- 62.5兆赫, 74.25兆赫, 75兆赫, 77.76兆赫,
100兆赫, 106.25兆赫, 125兆赫, 150兆赫,
155.52兆赫, 156.25兆赫, 159.375兆赫,
187.5兆赫, 200兆赫, 212.5兆赫, 250兆赫
输出频率范围: 43.75 MHz至
683.264兆赫(见
表3)
内部PLL环路带宽: 400 kHz的
高性能PLL内核:
- 相位噪声通常在-146 dBc的/赫兹时
5 - MHz偏移为625 MHz的LVPECL输出
- 随机抖动通常在0.509 PS, RMS
(10千赫到20兆赫)为625 MHz的LVPECL
产量
输出占空比校正到50 % ( ± 5 % )
20 ps的低输出偏移的LVPECL输出
分频器采用编程控制引脚:
- 有两个引脚用于预分频器/反馈分频器
- 三个引脚的输出分
- 两个引脚为输出选择
2
1
芯片使能控制引脚可用
3.3 V内核和I / O电源
工业温度范围: -40 ° C至+ 85°C
5毫米× 5毫米, 32引脚QFN ( RHB )封装
ESD保护超过2千伏( HBM )
应用
低抖动时钟驱动器,用于高端数通
应用包括SONET ,以太网,光纤
通道,串行ATA和HDTV
高性价比的高频晶体
振荡器替代
描述
该CDCM61002是一个高度灵活的,低抖动
频率合成器,能够产生两个低抖动
时钟输出,低电压之间进行选择
正射极耦合逻辑( LVPECL ) ,低压
差分信令(LVDS) ,或低电压
补充
金属
氧化
半导体
( LVCMOS )输出,从低频晶体或
LVCMOS输入用于各种有线和数据的
通信应用。该CDCM61002
带有板载PLL ,可以很容易地
仅仅通过控制引脚配置。整体
输出随机抖动性能低于1ps的,
均方根(从10千赫至20兆赫) ,从而使该装置的
在要求苛刻的应用,例如用于最佳选择
如SONET,以太网,光纤通道,和SAN 。该
CDCM61002可在一个小型, 32引脚, 5毫米×
5毫米QFN封装。
2
请注意,一个重要的通知有关可用性,标准保修,并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
所有商标均为其各自所有者的财产。
空间
空间
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有 2009年,德州仪器
CDCM61002
SCAS870B - 2009年2月 - 修订七月2009....................................................................................................................................................
www.ti.com
说明(续)
该CDCM61002是一款高性能,低相位噪声,完全集成的压控振荡器( VCO )
时钟合成器,具有两个万向输出缓冲器可被配置为LVPECL,LVDS或LVCMOS
兼容。每个万向输出也可以被转换到2 LVCMOS输出。此外,一个LVCMOS
旁路输出时钟是在一个输出配置中,它可以帮助与晶体加载以实现可
一个确切所需的输入频率。它有一个完全集成的低噪声, LC型VCO的工作在1.75
GHz至2.05 GHz范围内。
锁相回路(PLL )相对于所述输入同步压控振荡器,它可以是一个
低频晶体或低噪声的LVCMOS输入。输出共用一个输出分频器的VCO来源
核心内容。所有设备设置是通过一个控制pin结构,它有两个引脚,控制管理
预分频器和反馈分频器,三个引脚控制输出分频器,两个管脚控制输出类型,
和一个销,用于控制所述输出使能。任何时间的PLL设置(包括输入频率,分频
分频器,或反馈分频器)被改变,复位必须通过复位控制引脚(低电平有效的发行
设备复位) 。复位启动PLL校准过程,以确保PLL锁定。当设备处于复位时,
输出和dividered截止。
输出频率(f
OUT
)是正比于输入时钟的频率(f
IN
) 。反馈分压器,输出
分频器和VCO频率集合F
OUT
相对于至f
IN
。对于配置设置为普通有线和
数据通信的应用程序,请参阅toTable
2.
对于其他的应用,使用
式(1)
计算出精确的晶体
所需的所希望的输出振荡器频率。
输出分频器F
f
IN
=
反馈分频器
OUT
(1)
(
(
输出分频器可以由1 ,2,3 ,4,6或8通过使用控制引脚来选择。反馈分频器和
分频因子的组合可以由25和3 , 24和3,20和4 ,或15和5中,可以选择分别也
通过使用控制引脚。
图1
示出了CDCM61002的一个高层次的框图。
该器件工作在3.3V电源环境的特点是操作温度范围为-40 ° C至+ 85°C 。
RSTn低电平有效
PR[1...0]
2
OD[2...0]
3
CDCM61002
水晶/
LVCMOS
PFD
电荷泵
环路滤波器
反馈
分频器
输出分频器
VCO
产量
司机
预分频器
LVPECL /
LVCMOS /
LVDS
产量
司机
LVPECL /
LVCMOS /
LVDS
3.3 V
LVCMOS
2
OS[1...0]
CE
图1. CDCM61002框图
2
提交文档反馈
产品文件夹链接( S) :
CDCM61002
版权所有 2009年,德州仪器
CDCM61002
www.ti.com....................................................................................................................................................
SCAS870B - 2009年2月 - 修订2009年7月
这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与处理
适当的预防措施。如果不遵守正确的操作和安装程序,可以造成损坏。
ESD损害的范围可以从细微的性能下降,完成设备故障。精密集成电路可能会更
容易受到伤害,因为很小的参数变化可能导致设备不能满足其公布的规格。
可选项
(1)
T
A
-40 ° C至+ 85°C
(1)
(2)
包装设备
CDCM61002RHBT
CDCM61002RHBR
特点
(2)
32引脚QFN ( RHB )封装,小型磁带和卷轴
32引脚QFN ( RHB )封装,磁带和卷轴
对于最近的规格和包装的信息,请参阅封装选项附录位于该数据表的末尾或
请参考我们的网站:
www.ti.com 。
这些封装符合无铅( Pb),并且绿色制造规格。更多详细信息,包括具体的物质
contentcan在www.ti.com/leadfree访问。格林: TI定义的绿色意味着铅( Pb)并在此外,使用更少的包装
材料不含有卤素,包括溴(Br) ,或锑(Sb)产品总重量的0.1%以上。 N / A :尚未
可用铅(Pb ) - 免费;为估计转换日期,请www.ti.com/leadfree 。无铅: TI定义的铅(Pb ) - 免费的意思
RoHS指令兼容,包括铅浓度不超过产品总重量的0.1%,并且,如果设计成,再补
适合于指定的无铅焊接工艺。
绝对最大额定值
(1)
在工作自由空气的温度范围内(除非另有说明) 。
参数
V
CC_OUT
,
V
CC_PLL1
,
V
CC_PLL2
,
V
CC_VCO
,
V
CC_IN
V
IN
V
OUT
I
IN
I
OUT
T
英镑
(1)
(2)
(3)
价值
单位
电源电压范围
(2)
-0.5到4.6
V
输入电压范围
(3)
输出电压范围
(3)
输入电流
输出电流
存储温度范围
-0.5至(Ⅴ
CC_IN
+ 0.5)
-0.5至(Ⅴ
CC_OUT
+ 0.5)
20
50
-65到+150
V
V
mA
mA
°C
强调超越那些在列
绝对最大额定值
可能对器件造成永久性损坏。这些压力额定值
只和功能在这些或任何其他条件超出下所指示的设备的操作
推荐工作
条件
是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
所有的电源电压必须同时提供。
如果输入和输出钳位电流额定值观察输入和输出负电压额定值可能被超过。
版权所有 2009年,德州仪器
提交文档反馈
产品文件夹链接( S) :
CDCM61002
3
CDCM61002
SCAS870B - 2009年2月 - 修订七月2009....................................................................................................................................................
www.ti.com
推荐工作条件
在工作自由空气的温度范围内(除非另有说明) 。
参数
V
CC_OUT
V
CC_PLL1
V
CC_PLL2
V
CC_VCO
V
CC_IN
T
A
输出电源电压
PLL供电电压
PLL供电电压
片内VCO的电源电压
输入电源电压
环境温度
民
3.0
3.0
3.0
3.0
3.0
–40
喃
3.30
3.30
3.30
3.30
3.30
最大
3.60
3.60
3.60
3.60
3.60
+85
单位
V
V
V
V
V
°C
耗散额定值
(1) (2)
价值
参数
θ
JA
θ
特(3)
(1)
(2)
(3)
热阻,结到环境
热电阻,结到垫
TEST
条件
0 LFM
4×4 VIAS
ON PAD
35
4
单位
° C / W
° C / W
封装热阻的计算按照JESD 51和JEDEC 2S2P (高K板) 。
连接到GND九散热孔( 0.3毫米直径) 。
θ
JP
(结到垫)被用于QFN封装,因为主热流是从结到的QFN的GND焊盘
封装。
4
提交文档反馈
产品文件夹链接( S) :
CDCM61002
版权所有 2009年,德州仪器
CDCM61002
www.ti.com....................................................................................................................................................
SCAS870B - 2009年2月 - 修订2009年7月
电气特性
在V
CC
= 3 V至3.6 V ,T
A
= -40° C到+ 85 ℃,除非另有说明。
CDCM61002
参数
LVCMOS输入特性
f
IN
V
IH
V
IL
I
IH
I
IL
ΔV / ΔT
dutyREF
f
OSC_OUT
f
OUT
V
OH
V
OL
t
RJIT
t
压摆率
ODC
t
SKEW
I
CC
,
LVCMOS
f
OUT
V
OH
V
OL
|V
OD
|
t
RJIT
t
R
/t
F
ODC
t
SKEW
I
CC
,
LVPECL
(1)
(2)
参考输入频率
输入高电压
输入低电压
输入高电流
输入低电平电流
参考输入边沿速率
参考输入占空比
旁路输出频率
输出频率
输出高电压
输出低电压
RMS相位抖动
输出上升/下降的转换速率
输出占空比
歪斜输出之间
器件的电流, LVCMOS
f
IN
= 25兆赫,女
OUT
= 250兆赫,
C
L
= 5 pF的
43.75
V
CC
–1.18
V
CC
–2
0.6
625兆赫(10千赫到20兆赫)
20 %至80%
45
120
V
CC
=最小值到最大值,我
OH
= –100
A
V
CC
=最小值到最大值,我
OL
= 100
A
250兆赫(10千赫到20兆赫)
20 %至80%
2.4
45
55
50
140
V
CC
= 3.6 V, V
IL
= 0 V
V
CC
= 3 V, V
IH
= 3.6 V
20 %至80%
0.75
40
21.875
43.75
V
CC
–0.5
0.3
60
28.47
250
21.875
0.6V
CC
0.4V
CC
200
–200
28.47
兆赫
V
V
A
A
V / ns的
%
兆赫
兆赫
V
V
V / ns的
%
ps
mA
0.85 PS, RMS
测试条件
民
典型值
最大
单位
LVCMOS输出特性
(1)
(见
图9
和
图10)
LVPECL输出特性
(2)
(见
图11
和
图12)
输出频率
输出高电压
输出低电压
差分输出电压
RMS相位抖动
输出上升/下降时间
输出占空比
歪斜输出之间
器件的电流, LVPECL
f
IN
= 25兆赫,女
OUT
= 625兆赫
126
683.264
V
CC
–0.73
V
CC
–1.55
1.23
175
55
20
144
兆赫
V
V
V
ps
%
ps
mA
0.77 PS, RMS
图9
和
图10
显示直流和交流测试装置,分别。抖动测量采用25 MHz的石英晶体中进行。
图11
和
图12
显示直流和交流测试装置,分别。抖动测量采用25 MHz的石英晶体中进行。
版权所有 2009年,德州仪器
提交文档反馈
产品文件夹链接( S) :
CDCM61002
5