加利福尼亚微设备公司
CSPDDR100
芯片级DDR终端阵列
特点
16集成高频串联/并联
终端
超小尺寸芯片级封装
陶瓷基板
0.35毫米共晶焊料凸块， 0.65mm节距
应用
DDR内存总线终端
SSTL终结
产品说明
该CSPDDR100是一种高性能集成
无源器件（ IPD ），它提供串联/并联
终端适用于SSTL和DDR使用端接
化的应用程序。 16个串联/并联终止
提供用于总共32个集成通道
电阻器。这些电阻提供优良的频
超过3GHz的和昆西的表现是制造
factured至±1％的绝对容差。芯片
级封装提供超小尺寸的
这种集成无源器件，并提供最小的
寄生效应相比于传统的包装。典型
凸点电感小于25pH 。大焊锡
颠簸和陶瓷基板允许标准attach-
彪到层叠的印刷电路板，而无需使用
的底部填充。的4X9凹凸图案被布置为便于
流过的PCB布线。
原理图
D
R1
R1
R1
R1
R1
R1
R1
R1
C
R2
R2
R2
R2
R2
R2
R2
R2
R2
B
R1
A
1
2
R2
R2
R2
R2
R2
R2
R2
R1
R1
R1
R1
R1
R1
R1
3
4
5
6
7
8
9
的TA NDARD PA RTORDERINGINFORM AT ION
包
风格
CHIP SCALE
颠簸
36
磁带&卷轴
CSPDDR100
订货型号
最热
墨点来标记撞A1
2000加利福尼亚微设备公司保留所有权利。
7/21/2000
C1260700
215黄玉街， Milpitas，加利福尼亚95035
联系电话： （ 408 ） 263-3214
传真： （ 408 ） 263-7846
www.calmicro.com
1
加利福尼亚微设备公司
CSPDDR100
包图（颠簸查看）
5.79mm
0.297mm
0.65
mm
D
C
B
A
0.35mm
DIA 。
颠簸
1
2
3
4
5
6
7
8
9
0.245
mm
0.381mm
0.875mm
0.65
mm
2.44mm
PRINTEDCIRCUITB OA RDRECOMMEND AT离子
在PCB焊盘尺寸
垫形
垫定义
阻焊层开口
焊锡模板的厚度
焊锡模板开孔开幕
焊剂比
锡膏
债券跟踪完成
0.300mm
圆
非阻焊层限定焊盘（ NSMD ）
0.350mm
0.152mm
0.360毫米（平方米）。
50/50
免洗
OSP （恩泰克铜加106A ）
典型的印刷电路板布线图（凸起往下看）
1
9
A
B
C
D
2000加利福尼亚微设备公司保留所有权利。
2
215黄玉街， Milpitas，加利福尼亚95035
联系电话： （ 408 ） 263-3214
传真： （ 408 ） 263-7846
www.calmicro.com
7/21/2000
加利福尼亚微设备公司
CSPDDR100
S I S T VA吕（E S） （
)
R1 (
)
)
25
R2 (
)
)
50
CODE
100
的TA N D A R VA吕（E S）
回复的I S T 弗吉尼亚州吕ê
AB S 0吕T E为L E为R n a权证
RESI ST或S的TCR
鲍威镭T I N G - /重新的I S T
欧普 R A T I N G - 特MP R A吨ü 镭体中ê
R1 = 25
,
R2 = 50
,
±1%
±100ppm
1 0 0毫瓦
-40 ° C至85°C
250
EXH
225
200
PH
Z2
Z3
Z4
Z5
RF
CD
EXH
温度（℃）
175
150
125
100
75
50
25
0
48
97
145
194
时间（s）
242
290
339
387
435
o
典型的回流焊温度曲线（免洗助焊剂）
型号关键
CSP DDR 100
套餐类型
= CSP芯片级封装
应用
DDR =双倍数据速率
存储器终端
电阻值码
100 = R
1
25; R
2
50
2000加利福尼亚微设备公司保留所有权利。
7/21/2000
215黄玉街， Milpitas，加利福尼亚95035
联系电话： （ 408 ） 263-3214
传真： （ 408 ） 263-7846
www.calmicro.com
3
加利福尼亚微设备公司
CSPDDR100
应用
该CSPDDR100 ，芯片级DDR终端阵列，
提供的串联/并联termi- 16 （16）的通道
国为SSTL端接应用如DDR
内存系统。 SSTL是DDR的总线标准
SDRAM的系统。应用终端电阻为DDR
SDRAM的相互联系是必要的，以避免信号
在存储器系统的操作完整性的问题。
不当或没有终结的互连是
一传输线路将引起反射从而
会影响系统的性能，因为振铃，
延误，超过IC电压规格，或
串扰。 [1]
SSTL有四个可能的配置。其中之一
要求既串联端接电阻和并联
终止于所述总线的一端，如图1中所示。
这是应用程序的CSPDDR100满足。
当一个完整的电平信号被发送向下传输
线和无反射是期望的，并行加载
电阻应等于特征阻抗
(Z
0
）所述传输线的。当一个比满级少
信号被送到下一个传输线路，最好是
有并行端接的有意不匹配
负载电阻器，以使上级反射电压
（从为R造成
T
>
0
）提出了一个信号给
使负载切换时只在一个完整的信号电平
传播延迟时间。采用了一系列的终止
电阻器在源使发送的缩小
在第一个射波电平信号。水平下降
信号是有利的，减少的上升时间和EMI 。
电阻的DDR / SSTL终端的价值
是由用户确定的。如果值从那些不同
在CSPDDR100规范中需要，请
联系加利福尼亚微设备公司的其他报价
值。
[1]詹姆斯·萨瑟兰， “了解输电线路，并
高速终结“ ， EDN ， 1999年10月9日
V
TT
= 0.5× V
DDQ
R
T
= 50
V
TT
= 0.5× V
DDQ
R
T
= 50
V
OUT
R
系列
+
V
IN
–
V
REF
= 0.5× V
DDQ
图1. SSTL_2 II级，
对称双并行端接输出与负载串联电阻
2000加利福尼亚微设备公司保留所有权利。
4
215黄玉街， Milpitas，加利福尼亚95035
联系电话： （ 408 ） 263-3214
传真： （ 408 ） 263-7846
www.calmicro.com
7/21/2000
QQ：2881677436 复制
