富士通半导体
数据表
DS601-00002-0v01-E
半定制
CMOS
标准电池
CS402系列
■
描述
的CS402系列的28纳米的标准单元是一个线的高性能与最小的CMOS专用集成电路的
功耗。
通过采用核心晶体管具有较高的电流驱动能力，在低电压下工作，工作的
频率大约CS401系列的两倍，实现在电源电压低于10％的
这些CS401系列。
该系列是适用于高性能/高端应用范围从手持式的引擎
终端通信设备。
■
特点
技术
： 28纳米金属栅CMOS
：最大11-金属层。超低介电常数材料用于层间电介质。
：核心晶体管具有不同的阈值电压可在同一芯片上使用
（超低泄漏，低泄漏，标准，高速和超高速） 。
电源电压：内置电源：
+
0.9 V
±
0.09 V
：外接电源：
+
1.8 V
±
0.15 V
（在双电源系统1.8V接口）
结温范围：
40
°C
to
+
125
°C
（标准规格）
工作频率：约两倍CS401系列
支持各种类型的富士通半导体开发的高品质的电池组（由低功耗
版本高速版本） 。
支持与SRAM的待机模式和省电模式，低功耗的回忆。
编译单元（ RAM，ROM等）
支持特殊的接口（ LVDS ， SSTL ，其他） 。
支持边界扫描测试。
支持利用工业标准库。
支持使用行业标准工具。
使用物理原型工具短期发展
使用物理综合工具一通设计
层次化设计环境配套的大型电路
支持信号完整性， EMI噪声降低。
支持静态时序签收。
提高通过引入统计静态时序分析（ SSTA ）的时序收敛。
可制造性设计（ DFM ），能稳定的产品供应和减少的变化。
封装阵容： FBGA ， PBGA ， TEBGA ， FC- BGA
注：包括正在开发的项目。
2012富士通半导体有限公司保留所有权利
2012.6
CS402系列
■
宏库（宏目前正在准备包含）
1.逻辑单元（约400种）
库集四种核心晶体管具有不同的阈值电压。
加法
和
与或
与或逆变器
卜FF器
时钟缓冲器
延时缓冲器
ENOR
EOR
逆变器
LATCH
NAND
NOR
OR
OR -AND
OR-和变频器
扫描触发触发器
非扫描。触发器
=选择
OTHERS
2. IP宏
ARM
TM
*核心（ ARM7TDMI -S
TM
* ARM946E -S
TM
* ARM926EJ -S
TM
*,
ARM1176JZF-S
TM
* ， Cortex-M3的
TM
*的Cortex- R4F
TM
*的Cortex- A9
TM
* MPCore的） ，
外设IP
ADC ， DAC ，运算放大器，其他
SRAM （ 1端口， 2端口） ， ROM ，产品和计算器，其他
模拟PLL
CPU / DSP
混合信号宏
编译宏
PLL
*： ARM ， ARM7TDMI -S ， ARM946E -S ， ARM926EJ -S ， ARM1176JZF -S的Cortex -M3的Cortex- R4F和Cortex -A9
ARM是有限的，在欧盟和其他国家的注册商标。
3.特殊的I / O接口的宏
特殊I / O
LVCMOS ， LVDS ， SSTL
2
DS601-00002-0v01-E
CS402系列
■
编译细胞
编译的细胞是可以通过指定的位/字结构自动生成的宏小区。
下面编译细胞可用于CS402系列。
存储容量
名字
时钟同步单口RAM （ 1RW ）
时钟同步双端口RAM （ 2RW ）
时钟同步ROM
时钟同步寄存器文件（ 1RW ）
时钟同步寄存器文件（ 1R1W ）
时钟同步寄存器文件（ 2R2W ）
类别
高密度
快速
大型
高密度
快速
高密度
快速
高密度
内存容量（位）
64 1152K
32 80K
待定
32 144K
128 1152K
96 36K
96 36K
32 36K
128 72K
16 18K
DS601-00002-0v01-E
3
CS402系列
■
绝对最大额定值
参数
电源电压*
1
输入电压*
1
输出电压*
1
储存温度
结温
输出电流*
4
电源引脚电流*
5
*1: V
SS
= 0 V
* 2 ：内部门
* 3 ： 1.8 V的双电源供电系统接口
* 4：输出电流取决于芯片的金属层的数量和所述的布线构造
I / O单元。有关详细信息，请联系销售代表。
* 5 ：有关电源引脚电流的详细信息，请联系销售代表。
警告：在半导体器件上的应用应力（电压，电流可能会损坏，
温度等）超过绝对最大额定值。不要超过这些额定值。
符号
V
DD
VI
VO
T
英镑
Tj
IO
ID
等级
民
0.4
0.5
0.5
0.5
55
40
最大
+ 1.3
+ 2.5
V
DD
+
0.5 (
≤
2.5 V )
V
DD
+
0.5 (
≤
2.5 V )
+
125
+
125
单位
V
V
V
°C
°C
mA
mA
备注
*2
*3
*3
*3
4
DS601-00002-0v01-E
CS402系列
■
设计方法
富士通半导体的参考设计流程提供了以下功能，帮助减少人员开发
大规模，高品质的LSI opment时间。
统计静态时序分析（ SSTA ）提高时序收敛。
物理原型能够高度可靠的设计更准确的估计。
布局合成与优化时序由物理综合工具实现。
高精度的设计环境中的电源，信号噪声，延迟处罚的电压降和
相声被认为是
哪里的I / O设计环境（ I / O的软件包选择的电源线设计，分配和选择）
噪声被认为是
■
套餐
的CS402系列可以用相同的程序包可用于以往的系列，从而顺利
从以前开发的车型过渡。对于交货时间的详细信息，请联系销售代表。
FBGA封装
PBGA封装
TEBGA包
FC- BGA封装
DS601-00002-0v01-E
5
QQ：2880707522 复制
