82C55A
1998年6月
CMOS可编程
外设接口
描述
Intersil的82C55A是一种高性能的CMOS版本的
行业标准8255A并通过一个制
自对准硅栅CMOS工艺（可缩放佐治Ⅳ） 。它
是它可以是一个通用的可编程I / O设备
有许多不同的微处理器使用。有24个I / O
销可在2组单独编程
用于操作的3大模式12 。高
的性能和行业标准CON组fi guration
82C55A使用80C86 ， 80C88它兼容
其它微处理器。
静态CMOS电路设计，保证了较低的工作功耗。 TTL
在整个军用温度范围内和公共汽车的兼容性
保持电路省去了上拉电阻。该
Intersil的先进佐治过程会导致性能等同
于或大于在现有的功能上等同的产品
功率的一小部分。
特点
引脚兼容NMOS 8255A
24个可编程I / O引脚
完全兼容TTL
高速，无“等待状态”操作同为5MHz和
8MHz的80C86和80C88
直接位设置/复位功能
增强的控制字阅读能力
L7流程
所有I / O端口2.5毫安驱动能力
低待机功耗（ ICCSB ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .10μA
订购信息
产品编号
5MHz
CP82C55A-5
IP82C55A-5
CS82C55A-5
IS82C55A-5
CD82C55A-5
ID82C55A-5
8406601QA
8MHz
CP82C55A
IP82C55A
CS82C55A
IS82C55A
CD82C55A
ID82C55A
8406602QA
温度
包
范围
40 Ld的PDIP
44 Ld的PLCC
40 Ld的
CERDIP
SMD ＃
44垫
CLCC
SMD ＃
-55
o
C至125
o
C
0
o
C至70
o
C
-40
o
C至85
o
C
0
o
C至70
o
C
-40
o
C至85
o
C
0
o
C至70
o
C
-40
o
C至85
o
C
-55
o
C至125
o
C
PKG 。
号
E40.6
E40.6
N44.65
N44.65
F40.6
F40.6
F40.6
F40.6
J44.A
J44.A
MD82C55A - 5 / B MD82C55A / B
MR82C55A - 5 / B MR82C55A / B
8406601XA
8406602XA
引脚配置
82C55A （ DIP ）
顶视图
PA0
PA3
PA2
PA1
PA0
RD
CS
GND
A1
A0
PC7
PC6
PC5
PC4
PC0
PC1
PC2
PC3
PB0
PB1
PB2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
RD
CS
82C55A （ CLCC ）
顶视图
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PA4
6 5 4 3 2 1 44 43 42 41 40
PA5
PA6
7 GND
PA7
NC 8
WR
A1 9
RESET
A0 10
D0
PC7 11
D1
PC6 12
D2
PC5 13
D3
PC4 14
D4
PC0 15
D5
PC1 16
D6
PC2 17
D7
18 19 20 21 22 23 24 25 26 27 28
V
CC
PB7
PB6
PB5
PB4
PB3
PC3
PB0
PB1
PB2
WR
82C55A （ PLCC ）
顶视图
RD
PA0
PA1
PA2
PA3
NC
PA4
PA5
PA6
PA7
WR
39 NC
38 RESET
37 D0
36 D1
35 D2
34 D3
33 D4
32 D5
31 D6
30 D7
29 NC
6 5 4 3 2 1 44 43 42 41 40
CS
GND
A1
A0
PC7
NC
PC6
PC5
PC4
PC0
PC1
7
8
9
10
11
12
13
14
15
16
17
18 1920 21 22 23 24 25 26 27 28
PC2
PC3
PB0
PB1
PB2
NC
PB3
PB4
PB5
PB6
PB7
39
38
37
36
35
34
33
32
31
30
29
RESET
D0
D1
D2
D3
NC
D4
D5
D6
D7
V
CC
PB3
PB4
PB5
PB6
PB7
V
CC
NC
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
http://www.intersil.com或407-727-9207
|
版权
Intersil公司1999
网络文件编号
2969.2
1
82C55A
引脚说明
符号
V
CC
GND
D0-D7
RESET
CS
RD
WR
A0-A1
针
数
26
7
27-34
35
6
5
36
8, 9
I / O
I
I
I
I
I
TYPE
描述
V
CC
：在+ 5V电源引脚。引脚26和7之间的0.1μF电容
建议去耦。
地
数据总线：数据总线线是双向三态引脚连接到
系统数据总线。
RESET ：高在此输入清除控制寄存器和所有端口（A ， B，C ）设置
与“总线保持”电路的输入模式打开。
片选信号：片选是一个积极的低投入使用，使82C55A到
数据总线的CPU通信。
READ ：读取是使用由CPU读取状态的有源低输入控制信号
经由数据总线的信息或数据。
写：写入是由CPU使用的加载控制的有源低输入控制信号
字和数据到82C55A 。
地址：这些输入信号，在与RD和WR输入端的同时，控制
三个端口或控制字寄存器中的一个的选择。 A0和A1
通常连接到地址总线的A0 ， A1中的至少显著位。
PORT A ： 8位输入和输出端口。这两种总线高举和总线保持低电平电路是
目前此端口上。
端口B： 8位的输入和输出端口。总线保持较高的电路存在这个端口上。
端口C： 8位的输入和输出端口。总线保持电路存在这个端口上。
PA0-PA7
PB0-PB7
PC0-PC7
1-4, 37-40
18-25
10-17
I / O
I / O
I / O
工作原理图
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
I / O
PA7-PA0
双向
数据总线
D7-D0
数据总线
卜FF器
8-BIT
国内
数据总线
A组
端口C
上
(4)
B组
端口C
低
(4)
I / O
PC7-PC4
I / O
PC3-PC0
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
控制
B组
端口B
(8)
I / O
PB7-PB0
CS
2
82C55A
功能说明
数据总线缓冲器
这三态双向8位缓冲器用于连接
该82C55A到系统数据总线。数据被发送或
在执行输入或输出的接收缓冲器
由CPU的指令。控制字和状态信息
灰是通过数据总线缓冲器还可传送。
读/写控制逻辑
此块的功能是管理所有的内部和
数据和控制或状态字的外部传输。
它接受来自CPU的地址和控制总线的输入
并且又，发出命令到这两个控制组。
（ CS ）
片选。该输入引脚上的“低”使
该82C55A和CPU之间的各项通讯。
（ RD ）
阅读。该输入引脚上的“低”使82C55A送
的数据或状态信息发送到数据总线上的CPU 。在
本质上，它允许CPU向82C55A “读取” 。
（WR）
写。该输入引脚上的“低”使CPU
写入数据或控制字写入82C55A 。
（ A0和A1 ）
端口选择0和端口1，选择这些输入
信号，在与RD和WR输入端的同时，控制
三个端口中的一个的选择或控制字
注册。它们通常连接到最显着的
地址总线的位（ A0和A1 ） 。
82C55A基本操作
输入操作
（READ ）
端口A
→
数据总线
端口B
→
数据总线
端口C
→
数据总线
控制字
→
数据总线
输出操作
（写）
0
0
1
1
0
1
0
1
1
1
1
1
0
0
0
0
0
0
0
0
数据总线
→
端口A
数据总线
→
端口B
数据总线
→
端口C
数据总线
→
控制
禁用功能
X
X
X
X
X
1
X
1
1
0
数据总线
→
三态
数据总线
→
三态
CS
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
I / O
PA7-
PA0
双向
数据总线
数据
公共汽车
D7-D0
卜FF器
A组
端口C
上
(4)
8-BIT
国内
数据总线
B组
端口C
低
(4)
I / O
PC7-
PC4
I / O
PC3-
PC0
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
控制
B组
端口B
(8)
I / O
PB7-
PB0
图1. 82C55A框图。数据总线缓冲器，
读/写， A组& B控制逻辑
功能
（ RESET ）
复位。在此输入“高”初始化控制
寄存器部9Bh和所有端口（A ， B，C ）设置为输入
模式。 “总线保持”装置内部的82C55A将举行
在I / O端口输入到一个逻辑“1”状态以最大保持
电流400μA的。
A和组B组控制
每个端口的功能CON组fi guration是由编程
该系统软件。在本质上，在CPU “产出”一个反面
控制字的82C55A 。控制字中包含
信息，如“模式”，“位设置”，“位复位”等，即ini-
tializes的82C55A的功能CON组fi guration 。
每一个控制块（ A组和B组）的接受
从读“命令” /写控制逻辑，接收
从内部数据总线，并发出“控制字”
适当的指令到其相关联的端口。
对照A组 - 端口A和端口C上（ C7 - C4 ）
控制B组 - 端口B和端口C的低（ C3 - C0 ）
控制字寄存器可以同时写入和读出的
在“基本操作”表中。图4示出了
用于读取和写入操作控制字格式。
当控制字被读出， D7位永远是一个逻辑
“1” ，因为这意味着控制字模式信息。
A1
0
0
1
1
A0
0
1
0
1
RD
0
0
0
0
WR
1
1
1
1
CS
0
0
0
0
3
82C55A
端口A， B和C
该82C55A包含三个8位端口（A ，B和C） 。所有能
被CON组fi gured到各种各样的功能特征
由系统软件，但每个人都有自己的特色
或“个性” ，进一步提升的动力和灵活性
在82C55A 。
端口A
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入锁存。既“拉”和“拉式”总线保持设备
存在于端口A.参见图2A 。
端口B
一个8位的数据输入/输出锁存器/缓冲器和一个8位
数据输入缓冲器。参见图2B 。
端口C
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入缓冲器（不锁存器，用于输入）。该端口可分为
模式控制下的两个4位的端口。每4位端口CON-
含有一个4位锁存器，它可用于控制信号
与端口A的输出和状态信号输入结合
和B见图2b 。
输入模式
主
RESET
OR模式
变化
国内
DATA IN
国内
数据输出
（锁定）
输出模式
外
端口A引脚
模式1
RD ， WR
D7-D0
82C55A
模式0
C
B
8
I / O
4
I / O
4
I / O
A
8
I / O
A0-A1
CS
寄存器将包含部9Bh 。在该系统的执行
方案中，任何其它模式中，可以利用所选
单输出指令。这允许单个82C55A到
用一个简单的软件服务的各种外围设备的
日常维护。编程为一个输出端口的任何
端口被初始化为全零，当该控制字被写入。
地址总线
控制总线
数据总线
PB7-PB0
PC3-PC0
C
PC7-PC4
PA7-PA0
B
8
I / O
控制控制
或I / O
或I / O
C
I / O
A
8
I / O
PB7-PB0
模式2
PA7-PA0
B
8
A
双
定向
图2A 。 PORT总线，保存配置
RESET
OR模式
变化
V
CC
P
PB7-PB0
控制
PA7-PA0
图3.基本模式定义和总线接口
控制字
国内
DATA IN
国内
数据输出
（锁定）
输出模式
外
端口B ，C
针
D7 D6 D5 D4 D3 D2 D1 D0
B组
端口C （下）
1 =输入
0 =输出
端口B
1 =输入
0 =输出
模式选择
0 = 0模式
1 = 1模式
A组
C口（上）
1 =输入
0 =输出
端口A
1 =输入
0 =输出
模式选择
00 - 模式0
01 - MODE 1
1X = MODE 2
模式设置标志
1 - 活动
图2B 。端口B和C总线保持配置
图2.总线保持配置
操作说明
模式选择
有三种基本操作模式相比可
选择由系统软件：
模式0 - 基本输入/输出
模式1 - 选通输入/输出
模式2 - 双向总线
当复位输入端变为“高”时，所有端口都被设置为
用逻辑“ 1 ”电平所持全部24个端口的线路输入模式
内部总线保持装置。复位被删除后，
82C55A可以保持在输入模式中，没有额外的ini-
tialization要求。这消除了需要上拉或上拉
下拉电阻的全CMOS的设计。控制字
图4.模式定义格式
4
82C55A
该模式的端口A和端口B可以分别去定义网络，
而端口C被分成两个部分所要求的
A口和B口去连接nitions 。所有的输出寄存器，
包括状态FL IP- FL OPS ，将被重置的时候
模式被改变。模式也可以组合使它们的
功能去连接nition可以“量体裁衣”，几乎所有的I / O
结构。例如： B组可以被编程
模式0到监察简单的开关的关闭或显示compu-
tational结果， A组可以在模式1进行编程，
监控中断驱动的键盘或纸带阅读机
的基础。
该模式去连接nitions和可能的模式组合可能
看似混乱的科幻RST ，但之后的一个粗略审查
完整的设备操作简单，逻辑I / O技术，它将
表面。在82C55A的设计已考虑到
的东西，如英法fi cient PC板布局，控制信号去Fi的
nition与PC的布局和功能齐全的灵活性来支持
港口几乎所有的外围设备，无需外部逻辑。
这样的设计代表了最大限度地利用可用的
销。
单位置位/复位功能（图5 ）
所有的8位端口C可以设置或重置使用
单输出指令。此功能可降低软件
要求在控制的应用程序。
当C口被用作状态/控制端口A或B ，
这些位可以设置或重置使用位设置/复位
操作，就好像它们是输出端口。
控制字
D7 D6 D5 D4 D3 D2 D1 D0
X
X
别
CARE
X
位置位/复位
1 =
0 =重置
位选择
0 1 2 3 4
0 1 0 1 0
0 0 1 1 0
0 0 0 0 1
此功能允许程序员来启用或禁用
通过一个特定的 I / O设备的CPU中断，而不会影响任何
在中断结构的其他设备。
INTE触发器德网络nition
（ BIT - SET） -INTE是SET - 中断使能
（ BIT - RESET ） -INTE是复位 - 中断禁止
注：所有面膜FL IP- FL OPS自动模式中SE-复位
经文和器件复位。
操作模式
模式0
（基本输入/输出） 。此功能CON组fi guration
提供简单的输入和输出操作的每一个的
三个端口。没有握手协议是必需的，数据是根本令状
十，或从一个特定的端口C读。
模式0基本功能德网络nitions ：
两个8位端口和两个4位端口
所有端口可以输入或输出
输出锁存
输入不锁存
16种不同的输入/输出CON连接gurations可能
MODE 0端口定义
A
D4
0
0
0
0
D3
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
D1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B
D0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
A组
PORTC
端口A（上）
产量
产量
产量
产量
产量
产量
产量
产量
输入
输入
输入
输入
输入
输入
输入
输入
产量
产量
产量
产量
输入
输入
输入
输入
产量
产量
产量
产量
输入
输入
输入
输入
#
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
B组
PORTC
PORT B（下）
产量
产量
输入
输入
产量
产量
输入
输入
产量
产量
输入
输入
产量
产量
输入
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
5
1
0
1
6
0
1
1
7
1 B0
1 B1
1 B2
0
0
0
位设置/复位标志
0 =活动
0
1
1
1
1
1
1
1
1
图5. BIT SET / RESET格式
中断控制功能
当82C55A编程模式1操作或
中，提供了控制信号，模式2，其可被用作
中断请求输入到CPU。中断请求
信号从端口C的产生，可以抑制或激活
通过设置或重置有关INTE FL IP- FL操作，使用
端口C的位置位/复位功能
5
82C55A
数据表
二零零六年十一月十六日
FN2969.10
CMOS可编程外设接口
Intersil的82C55A是一种高性能的CMOS版本的
行业标准8255A并通过一个制
自对准硅栅CMOS工艺（可缩放佐治Ⅳ） 。它
是一个通用的可编程I / O装置，该装置可
可以使用许多不同的微处理器。有24个
I / O引脚可在2组单独编程
12和用于操作的3个主要模式。高
的性能和行业标准CON组fi guration
82C55A使用80C86 ， 80C88它兼容
其它微处理器。
静态CMOS电路设计，保证了较低的工作功耗。 TTL
在整个军用温度范围内和公共汽车的兼容性
保持电路省去了上拉电阻。该
Intersil的先进佐治过程会导致性能等同
于或大于在现有的功能上等同的产品
功率的一小部分。
特点
无铅加退火有（符合RoHS ）
（参见订购信息）
引脚兼容NMOS 8255A
24个可编程I / O引脚
完全兼容TTL
高速，无“等待状态”操作同为5MHz和
8MHz的80C86和80C88
直接位设置/复位功能
增强的控制字阅读能力
L7流程
所有I / O端口2.5毫安驱动能力
低待机功耗（ ICCSB ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .10μA
订购信息
产品编号
5MHz
CP82C55A-5
CP82C55A - 5Z （注）
部分
记号
CP82C55A-5
8MHz
CP82C55A
部分
记号
CP82C55A
CP82C55AZ
IP82C55A
IP82C55AZ
CS82C55A*
温度。
范围（° C）
0至+70
0至+70
-40至+85
-40至+85
0至+70
0至+70
-40至+85
-40至+85
0至+70
0至+70
-40至+85
-40至+85
-40至+85
-55到+125
SMD ＃
SMD ＃
44 Ld的CLCC
J44.A
包
40 Ld的PDIP
40 Ld的PDIP （无铅）
40 Ld的PDIP
40 Ld的PDIP （无铅）
44 Ld的PLCC
44 Ld的PLCC （无铅）
44 Ld的PLCC
44 Ld的PLCC （无铅）
44 Ld的MQFP
44 Ld的MQFP （无铅）
44 Ld的MQFP
44 Ld的MQFP （无铅）
40 Ld的CERDIP
F40.6
Q44.10x10
N44.65
PKG 。 DWG 。 ＃
E40.6
CP82C55A - 5Z CP82C55AZ （注）
IP82C55A
IP82C55AZ （注）
CS82C55A-5*
CS82C55A - 5Z * （注）
IS82C55A-5*
IS82C55A - 5Z * （注）
CS82C55A-5
CS82C55A*
CS82C55A - 5Z CS82C55AZ * （注） CS82C55AZ
IS82C55A-5
IS82C55A-5Z
IS82C55A*
IS82C55AZ * （注）
CQ82C55A*
CQ82C55AZ （注）
IQ82C55A*
IQ82C55AZ * （注）
ID82C55A
MD82C55A/B
8406602QA
8406602XA
IS82C55A*
IS82C55AZ
CQ82C55A*
CQ82C55AZ
IQ82C55A*
IQ82C55AZ
ID82C55A
MD82C55A/B
8406602QA
8406602XA
*添加“ 96 ”后缀的零件编号为磁带和卷轴包装。
注： Intersil无铅产品采用特殊的无铅材料制成，模塑料/晶片的附属材料和100 ％雾锡板终止
完成，这是符合RoHS标准，既锡铅和无铅焊接操作兼容。 Intersil无铅产品分类MSL在有铅
达到或超过IPC / JEDEC J STD- 020对无铅要求的无铅峰值回流温度。
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲2002年， 2005年， 2006年版权所有
提及的所有其他商标均为其各自所有者的财产。
82C55A
引脚配置
82C55A （ PDIP ， CERDIP ）
顶视图
PA0
PA3
PA2
PA1
PA0
RD
CS
GND
A1
A0
PC7
PC6
PC5
PC4
PC0
PC1
PC2
PC3
PB0
PB1
PB2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
PA4
PA5
PA6
PA7
WR
RESET
D0
D1
D2
D3
D4
D5
D6
D7
V
CC
PB7
PB6
PB5
PB4
PB3
RD
CS
82C55A （ CLCC ）
顶视图
PA1
PA2
PA3
PA4
PA5
PA6
PA7
V
CC
WR
39 NC
38 RESET
37 D0
36 D1
35 D2
34 D3
33 D4
32 D5
31 D6
30 D7
29 NC
18 19 20 21 22 23 24 25 26 27 28
PC3
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
NC
WR
PA7
6 5 4 3
GND
NC
A1
A0
PC7
PC6
PC5
PC4
PC0
PC1
PC2
7
8
9
10
11
12
13
14
15
16
17
2 1 44 43 42 41 40
82C55A （ PLCC ）
顶视图
RD
PA0
PA1
PA2
PA3
NC
PA4
PA5
PA6
PA7
WR
PA0
PA1
RD
82C55A （ MQFP ）
顶视图
PA2
PA3
PA4
PA5
PA6
NC
6 5 4 3 2 1 44 43 42 41 40
CS
GND
A1
A0
PC7
NC
PC6
PC5
PC4
PC0
PC1
7
8
9
10
11
12
13
14
15
16
17
18 1920 21 22 23 24 25 26 27 28
PC2
PC3
PB0
PB1
PB2
NC
PB3
PB4
PB5
PB6
PB7
39
38
37
36
35
34
33
32
31
30
29
RESET
D0
D1
D2
D3
NC
D4
D5
D6
D7
V
CC
44 43 42 41 40 39 38 37 36 35 34
33
2
32
3
4
5
6
7
8
9
10
31
30
29
28
27
26
25
24
CS
GND
A1
A0
PC7
PC6
PC5
PC4
PC0
PC1
PC2
1
RESET
D0
D1
D2
D3
D4
D5
D6
D7
V
CC
PB7
11
23
12 13 14 15 16 17 18 19 20 21 22
PC3
PB0
PB1
PB2
PB3
PB4
PB5
PB6
NC
NC
2
NC
FN2969.10
二零零六年十一月十六日
82C55A
引脚说明
符号
V
CC
GND
D0-D7
RESET
CS
RD
WR
A0-A1
I / O
I
I
I
I
I
TYPE
描述
V
CC
：在+ 5V电源引脚。 V之间的0.1μF电容
CC
和GND推荐脱钩。
地
数据总线：数据总线线是双向三态引脚连接到系统数据总线。
RESET ：高在此输入清除控制寄存器和所有端口（A ， B，C ）设置为输入模式与“公交车
持有“电路接通。
片选信号：片选是一个积极的低投入使用，使82C55A到数据总线的CPU
通信。
READ ：读取是使用由CPU来读取经由数据总线的状态信息或数据的有效低输入控制信号。
写：写入是由CPU使用的加载控制字和数据插入82C55A的有源低输入控制信号。
地址：这些输入信号，在与RD和WR输入端的同时，控制三个中的一个的选择
端口或控制字寄存器。 A0，A1的正常连接到所述地址总线的至少显著位
A0, A1.
PORT A ： 8位输入和输出端口。这两种总线高举和总线保持较低的电路都存在这个端口上。
端口B： 8位的输入和输出端口。总线保持较高的电路存在这个端口上。
端口C： 8位的输入和输出端口。总线保持电路存在这个端口上。
PA0-PA7
PB0-PB7
PC0-PC7
I / O
I / O
I / O
工作原理图
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
I / O
PA7-PA0
双向
数据总线
D7-D0
数据总线
卜FF器
8-BIT
国内
数据总线
A组
端口C
上
(4)
B组
端口C
低
(4)
I / O
PC7-PC4
I / O
PC3-PC0
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
控制
B组
端口B
(8)
I / O
PB7-PB0
CS
3
FN2969.10
二零零六年十一月十六日
82C55A
功能说明
数据总线缓冲器
这三态双向8位缓冲器用于连接
该82C55A到系统数据总线。数据被发送或
在执行输入或输出的接收缓冲器
由CPU的指令。控制字和状态
信息是通过数据总线缓冲器还可传送。
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
I / O
PA7-
PA0
读/写控制逻辑
此块的功能是管理所有的内部和
数据和控制或状态字的外部传输。
它接受来自CPU的地址和控制总线的输入
并且又，发出命令到这两个控制组。
（ CS ）
片选。该输入引脚上的“低”使
该82C55A和CPU之间的通信。
（ RD ）
阅读。该输入引脚上的“低”使82C55A送
的数据或状态信息发送到数据总线上的CPU 。在
本质上，它允许CPU向82C55A “读取” 。
（WR）
写。该输入引脚上的“低”使CPU
写入数据或控制字写入82C55A 。
（ A0和A1 ）
端口选择0和端口1，选择这些输入
信号，在与RD和WR输入端的同时，控制
三个端口中的一个的选择或控制字
注册。它们通常连接到最显着的
地址总线的位（ A0和A1 ） 。
82C55A基本操作
A1
0
0
1
1
A0
0
1
0
1
RD
0
0
0
0
WR
1
1
1
1
CS
0
0
0
0
输入操作
（READ ）
端口A
→
数据总线
端口B
→
数据总线
端口C
→
数据总线
控制字
→
数据总线
输出操作
（写）
0
0
1
1
0
1
0
1
1
1
1
1
0
0
0
0
0
0
0
0
数据总线
→
端口A
数据总线
→
端口B
数据总线
→
端口C
数据总线
→
控制
禁用功能
X
X
X
X
X
1
X
1
1
0
数据总线
→
三态
数据总线
→
三态
双向
数据总线
数据
公共汽车
D7-D0
卜FF器
A组
端口C
上
(4)
8-BIT
国内
数据总线
B组
端口C
低
(4)
I / O
PC7-
PC4
I / O
PC3-
PC0
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
控制
B组
端口B
(8)
I / O
PB7-
PB0
CS
图1. 82C55A框图。数据总线缓冲器，
读/写， A组& B控制逻辑
功能
A和组B组控制
每个端口的功能配置是通过编程
该系统软件。在本质上，在CPU “产出”一
控制字的82C55A 。控制字中包含
信息，如“模式”，“位设置”，“位复位”等，即
初始化82C55A的功能结构。
每一个控制块（ A组和B组）的接受
从读“命令” /写控制逻辑，接收
从内部数据总线，并发出“控制字”
适当的指令到其相关联的端口。
对照A组 - 端口A和端口C上（ C7 - C4 ）
控制B组 - 端口B和端口C的低（ C3 - C0 ）
控制字寄存器可以同时写入和读出的
在“基本操作”表中。图4示出了
用于读取和写入操作控制字格式。
当控制字被读出， D7位永远是一个逻辑
“1” ，因为这意味着控制字模式信息。
端口A， B和C
该82C55A包含三个8位端口（A ，B和C） 。所有能
被配置成各种各样的功能特征
由系统软件，但每个人都有自己的特色
或“个性化” ，以进一步提高功率和灵活性
在82C55A 。
端口A
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入锁存。既“拉”和“拉式”总线保持设备
存在于端口A.参见图2A 。
端口B
一个8位的数据输入/输出锁存器/缓冲器和一个8位
数据输入缓冲器。参见图2B 。
端口C
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入缓冲器（不锁存器，用于输入）。该端口可分为
（ RESET ）
复位。在此输入“高”初始化控制
寄存器部9Bh和所有端口（A ， B，C ）设置为输入
模式。 “总线保持”装置内部的82C55A将举行
在I / O端口输入到一个逻辑“1”状态以最大保持
电流400μA的。
4
FN2969.10
二零零六年十一月十六日
82C55A
模式控制下的两个4位的端口。每4位端口
包含一个4位锁存器，它可用于控制信号
与端口A的输出和状态信号输入结合
和B见图2b 。
输入模式
主
RESET
OR模式
变化
国内
DATA IN
国内
数据输出
（锁定）
输出模式
外
端口A引脚
模式0
RD ， WR
D7-D0
82C55A
C
B
8
I / O
4
I / O
4
I / O
A
8
I / O
A0-A1
CS
地址总线
控制总线
数据总线
PB7-PB0
模式1
PC3-PC0
C
PC7-PC4
PA7-PA0
图2A 。 PORT总线，保存配置
B
8
P
PB7-PB0
模式2
国内
DATA IN
国内
数据输出
（锁定）
输出模式
外
端口B ，C
针
控制控制
或I / O
或I / O
C
I / O
PA7-PA0
I / O
A
8
I / O
RESET
OR模式
变化
V
CC
B
8
A
双
定向
PB7-PB0
控制
PA7-PA0
图2B 。端口B和C总线保持配置
图2.总线保持配置
图3.基本模式定义和总线接口
操作说明
模式选择
有三种基本操作模式相比可
选择由系统软件：
模式0 - 基本输入/输出
模式1 - 选通输入/输出
模式2 - 双向总线
当复位输入端变为“高”时，所有端口都被设置为
用逻辑“ 1 ”电平所持全部24个端口的线路输入模式
内部总线保持装置。复位被删除后，
82C55A可以保持在输入模式中，没有额外的
初始化所需。这消除了需要上拉或
下拉的全CMOS设计的电阻。控制字
寄存器将包含部9Bh 。在该系统的执行
方案中，任何其它模式中，可以利用所选
单输出指令。这允许单个82C55A到
用一个简单的软件服务的各种外围设备的
日常维护。编程为一个输出端口的任何
端口被初始化为全零，当该控制字被写入。
控制字
D7 D6 D5 D4 D3 D2 D1 D0
B组
端口C （下）
1 =输入
0 =输出
端口B
1 =输入
0 =输出
模式选择
0 = 0模式
1 = 1模式
A组
C口（上）
1 =输入
0 =输出
端口A
1 =输入
0 =输出
模式选择
00 - 模式0
01 - MODE 1
1X = MODE 2
模式设置标志
1 - 活动
图4.模式定义格式
5
FN2969.10
二零零六年十一月十六日
半导体
82C55A
CMOS可编程
外设接口
描述
哈里斯82C55A是一种高性能的CMOS版本的
行业标准8255A并通过一个制
自对准硅栅CMOS工艺（可缩放佐治Ⅳ） 。它
是它可以是一个通用的可编程I / O设备
有许多不同的微处理器使用。有24个I / O
销可在2组单独编程
用于操作的3大模式12 。高
的性能和行业标准CON组fi guration
82C55A使用80C86 ， 80C88它兼容
其它微处理器。
静态CMOS电路设计，保证了较低的工作功耗。 TTL
在整个军用温度范围内和公共汽车的兼容性
保持电路省去了上拉电阻。该
哈里斯先进佐治过程导致性能等同
于或大于在现有的功能上等同的产品
功率的一小部分。
1998年6月
特点
引脚兼容NMOS 8255A
24个可编程I / O引脚
完全兼容TTL
高速，无“等待状态”操作同为5MHz和
8MHz的80C86和80C88
直接位设置/复位功能
增强的控制字阅读能力
L7流程
所有I / O端口2.5毫安驱动能力
低待机功耗（ ICCSB ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .10μA
订购信息
产品编号
5MHz
CP82C55A-5
IP82C55A-5
CS82C55A-5
IS82C55A-5
CD82C55A-5
ID82C55A-5
8406601QA
8MHz
CP82C55A
IP82C55A
CS82C55A
IS82C55A
CD82C55A
ID82C55A
8406602QA
温度
包
范围
40 Ld的PDIP
44 Ld的PLCC
40 Ld的
CERDIP
SMD ＃
44垫
CLCC
SMD ＃
-55
o
C至125
o
C
0
o
C至70
o
C
-40
o
C至85
o
C
0
o
C至70
o
C
-40
o
C至85
o
C
0
o
C至70
o
C
-40
o
C至85
o
C
-55
o
C至125
o
C
PKG 。
号
E40.6
E40.6
N44.65
N44.65
F40.6
F40.6
F40.6
F40.6
J44.A
J44.A
MD82C55A - 5 / B MD82C55A / B
MR82C55A - 5 / B MR82C55A / B
8406601XA
8406602XA
引脚配置
82C55A （ DIP ）
顶视图
PA0
PA3
PA2
PA1
PA0
RD
CS
GND
A1
A0
PC7
PC6
PC5
PC4
PC0
PC1
PC2
PC3
PB0
PB1
PB2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
RD
CS
82C55A （ CLCC ）
顶视图
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PA4
6 5 4 3 2 1 44 43 42 41 40
PA5
PA6
7 GND
PA7
NC 8
WR
A1 9
RESET
A0 10
D0
PC7 11
D1
PC6 12
D2
PC5 13
D3
PC4 14
D4
PC0 15
D5
PC1 16
D6
PC2 17
D7
18 19 20 21 22 23 24 25 26 27 28
V
CC
PB7
PB6
PB5
PB4
PB3
PC3
PB0
PB1
PB2
WR
82C55A （ PLCC ）
顶视图
RD
PA0
PA1
PA2
PA3
NC
PA4
PA5
PA6
PA7
WR
39 NC
38 RESET
37 D0
36 D1
35 D2
34 D3
33 D4
32 D5
31 D6
30 D7
29 NC
6 5 4 3 2 1 44 43 42 41 40
CS
GND
A1
A0
PC7
NC
PC6
PC5
PC4
PC0
PC1
7
8
9
10
11
12
13
14
15
16
17
18 1920 21 22 23 24 25 26 27 28
PC2
PC3
PB0
PB1
PB2
NC
PB3
PB4
PB5
PB6
PB7
39
38
37
36
35
34
33
32
31
30
29
RESET
D0
D1
D2
D3
NC
D4
D5
D6
D7
V
CC
PB3
PB4
PB5
PB6
PB7
V
CC
NC
注意：这些器件对静电放电敏感。用户应遵循正确的IC处理程序。
版权
1998年哈里斯公司
网络文件编号
2969.2
1
82C55A
引脚说明
符号
V
CC
GND
D0-D7
RESET
CS
RD
WR
A0-A1
针
数
26
7
27-34
35
6
5
36
8, 9
I / O
I
I
I
I
I
TYPE
描述
V
CC
：在+ 5V电源引脚。引脚26和7之间的0.1μF电容
建议去耦。
地
数据总线：数据总线线是双向三态引脚连接到
系统数据总线。
RESET ：高在此输入清除控制寄存器和所有端口（A ， B，C ）设置
与“总线保持”电路的输入模式打开。
片选信号：片选是一个积极的低投入使用，使82C55A到
数据总线的CPU通信。
READ ：读取是使用由CPU读取状态的有源低输入控制信号
经由数据总线的信息或数据。
写：写入是由CPU使用的加载控制的有源低输入控制信号
字和数据到82C55A 。
地址：这些输入信号，在与RD和WR输入端的同时，控制
三个端口或控制字寄存器中的一个的选择。 A0和A1
通常连接到地址总线的A0 ， A1中的至少显著位。
PORT A ： 8位输入和输出端口。这两种总线高举和总线保持低电平电路是
目前此端口上。
端口B： 8位的输入和输出端口。总线保持较高的电路存在这个端口上。
端口C： 8位的输入和输出端口。总线保持电路存在这个端口上。
PA0-PA7
PB0-PB7
PC0-PC7
1-4, 37-40
18-25
10-17
I / O
I / O
I / O
工作原理图
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
I / O
PA7-PA0
双向
数据总线
D7-D0
数据总线
卜FF器
8-BIT
国内
数据总线
A组
端口C
上
(4)
B组
端口C
低
(4)
I / O
PC7-PC4
I / O
PC3-PC0
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
控制
B组
端口B
(8)
I / O
PB7-PB0
CS
2
82C55A
功能说明
数据总线缓冲器
这三态双向8位缓冲器用于连接
该82C55A到系统数据总线。数据被发送或
在执行输入或输出的接收缓冲器
由CPU的指令。控制字和状态信息
灰是通过数据总线缓冲器还可传送。
读/写控制逻辑
此块的功能是管理所有的内部和
数据和控制或状态字的外部传输。
它接受来自CPU的地址和控制总线的输入
并且又，发出命令到这两个控制组。
（ CS ）
片选。该输入引脚上的“低”使
该82C55A和CPU之间的各项通讯。
（ RD ）
阅读。该输入引脚上的“低”使82C55A送
的数据或状态信息发送到数据总线上的CPU 。在
本质上，它允许CPU向82C55A “读取” 。
（WR）
写。该输入引脚上的“低”使CPU
写入数据或控制字写入82C55A 。
（ A0和A1 ）
端口选择0和端口1，选择这些输入
信号，在与RD和WR输入端的同时，控制
三个端口中的一个的选择或控制字
注册。它们通常连接到最显着的
地址总线的位（ A0和A1 ） 。
82C55A基本操作
输入操作
（READ ）
端口A
→
数据总线
端口B
→
数据总线
端口C
→
数据总线
控制字
→
数据总线
输出操作
（写）
0
0
1
1
0
1
0
1
1
1
1
1
0
0
0
0
0
0
0
0
数据总线
→
端口A
数据总线
→
端口B
数据总线
→
端口C
数据总线
→
控制
禁用功能
X
X
X
X
X
1
X
1
1
0
数据总线
→
三态
数据总线
→
三态
CS
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
I / O
PA7-
PA0
双向
数据总线
数据
公共汽车
D7-D0
卜FF器
A组
端口C
上
(4)
8-BIT
国内
数据总线
B组
端口C
低
(4)
I / O
PC7-
PC4
I / O
PC3-
PC0
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
控制
B组
端口B
(8)
I / O
PB7-
PB0
图1. 82C55A框图。数据总线缓冲器，
读/写， A组& B控制逻辑
功能
（ RESET ）
复位。在此输入“高”初始化控制
寄存器部9Bh和所有端口（A ， B，C ）设置为输入
模式。 “总线保持”装置内部的82C55A将举行
在I / O端口输入到一个逻辑“1”状态以最大保持
电流400μA的。
A和组B组控制
每个端口的功能CON组fi guration是由编程
该系统软件。在本质上，在CPU “产出”一个反面
控制字的82C55A 。控制字中包含
信息，如“模式”，“位设置”，“位复位”等，即ini-
tializes的82C55A的功能CON组fi guration 。
每一个控制块（ A组和B组）的接受
从读“命令” /写控制逻辑，接收
从内部数据总线，并发出“控制字”
适当的指令到其相关联的端口。
对照A组 - 端口A和端口C上（ C7 - C4 ）
控制B组 - 端口B和端口C的低（ C3 - C0 ）
控制字寄存器可以同时写入和读出的
在“基本操作”表中。图4示出了
用于读取和写入操作控制字格式。
当控制字被读出， D7位永远是一个逻辑
“1” ，因为这意味着控制字模式信息。
A1
0
0
1
1
A0
0
1
0
1
RD
0
0
0
0
WR
1
1
1
1
CS
0
0
0
0
3
82C55A
端口A， B和C
该82C55A包含三个8位端口（A ，B和C） 。所有能
被CON组fi gured到各种各样的功能特征
由系统软件，但每个人都有自己的特色
或“个性” ，进一步提升的动力和灵活性
在82C55A 。
端口A
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入锁存。既“拉”和“拉式”总线保持设备
存在于端口A.参见图2A 。
端口B
一个8位的数据输入/输出锁存器/缓冲器和一个8位
数据输入缓冲器。参见图2B 。
端口C
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入缓冲器（不锁存器，用于输入）。该端口可分为
模式控制下的两个4位的端口。每4位端口CON-
含有一个4位锁存器，它可用于控制信号
与端口A的输出和状态信号输入结合
和B见图2b 。
输入模式
主
RESET
OR模式
变化
国内
DATA IN
国内
数据输出
（锁定）
输出模式
外
端口A引脚
模式1
RD ， WR
D7-D0
82C55A
模式0
C
B
8
I / O
4
I / O
4
I / O
A
8
I / O
A0-A1
CS
寄存器将包含部9Bh 。在该系统的执行
方案中，任何其它模式中，可以利用所选
单输出指令。这允许单个82C55A到
用一个简单的软件服务的各种外围设备的
日常维护。编程为一个输出端口的任何
端口被初始化为全零，当该控制字被写入。
地址总线
控制总线
数据总线
PB7-PB0
PC3-PC0
C
PC7-PC4
PA7-PA0
B
8
I / O
控制控制
或I / O
或I / O
C
I / O
A
8
I / O
PB7-PB0
模式2
PA7-PA0
B
8
A
双
定向
图2A 。 PORT总线，保存配置
RESET
OR模式
变化
V
CC
P
PB7-PB0
控制
PA7-PA0
图3.基本模式定义和总线接口
控制字
国内
DATA IN
国内
数据输出
（锁定）
输出模式
外
端口B ，C
针
D7 D6 D5 D4 D3 D2 D1 D0
B组
端口C （下）
1 =输入
0 =输出
端口B
1 =输入
0 =输出
模式选择
0 = 0模式
1 = 1模式
A组
C口（上）
1 =输入
0 =输出
端口A
1 =输入
0 =输出
模式选择
00 - 模式0
01 - MODE 1
1X = MODE 2
模式设置标志
1 - 活动
图2B 。端口B和C总线保持配置
图2.总线保持配置
操作说明
模式选择
有三种基本操作模式相比可
选择由系统软件：
模式0 - 基本输入/输出
模式1 - 选通输入/输出
模式2 - 双向总线
当复位输入端变为“高”时，所有端口都被设置为
用逻辑“ 1 ”电平所持全部24个端口的线路输入模式
内部总线保持装置。复位被删除后，
82C55A可以保持在输入模式中，没有额外的ini-
tialization要求。这消除了需要上拉或上拉
下拉电阻的全CMOS的设计。控制字
图4.模式定义格式
4
82C55A
该模式的端口A和端口B可以分别去定义网络，
而端口C被分成两个部分所要求的
A口和B口去连接nitions 。所有的输出寄存器，
包括状态FL IP- FL OPS ，将被重置的时候
模式被改变。模式也可以组合使它们的
功能去连接nition可以“量体裁衣”，几乎所有的I / O
结构。例如： B组可以被编程
模式0到监察简单的开关的关闭或显示compu-
tational结果， A组可以在模式1进行编程，
监控中断驱动的键盘或纸带阅读机
的基础。
该模式去连接nitions和可能的模式组合可能
看似混乱的科幻RST ，但之后的一个粗略审查
完整的设备操作简单，逻辑I / O技术，它将
表面。在82C55A的设计已考虑到
的东西，如英法fi cient PC板布局，控制信号去Fi的
nition与PC的布局和功能齐全的灵活性来支持
港口几乎所有的外围设备，无需外部逻辑。
这样的设计代表了最大限度地利用可用的
销。
单位置位/复位功能（图5 ）
所有的8位端口C可以设置或重置使用
单输出指令。此功能可降低软件
要求在控制的应用程序。
当C口被用作状态/控制端口A或B ，
这些位可以设置或重置使用位设置/复位
操作，就好像它们是输出端口。
控制字
D7 D6 D5 D4 D3 D2 D1 D0
X
X
别
CARE
X
位置位/复位
1 =
0 =重置
位选择
0 1 2 3 4
0 1 0 1 0
0 0 1 1 0
0 0 0 0 1
此功能允许程序员来启用或禁用
通过一个特定的 I / O设备的CPU中断，而不会影响任何
在中断结构的其他设备。
INTE触发器德网络nition
（ BIT - SET） -INTE是SET - 中断使能
（ BIT - RESET ） -INTE是复位 - 中断禁止
注：所有面膜FL IP- FL OPS自动模式中SE-复位
经文和器件复位。
操作模式
模式0
（基本输入/输出） 。此功能CON组fi guration
提供简单的输入和输出操作的每一个的
三个端口。没有握手协议是必需的，数据是根本令状
十，或从一个特定的端口C读。
模式0基本功能德网络nitions ：
两个8位端口和两个4位端口
所有端口可以输入或输出
输出锁存
输入不锁存
16种不同的输入/输出CON连接gurations可能
MODE 0端口定义
A
D4
0
0
0
0
D3
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
D1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B
D0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
A组
PORTC
端口A（上）
产量
产量
产量
产量
产量
产量
产量
产量
输入
输入
输入
输入
输入
输入
输入
输入
产量
产量
产量
产量
输入
输入
输入
输入
产量
产量
产量
产量
输入
输入
输入
输入
#
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
B组
PORTC
PORT B（下）
产量
产量
输入
输入
产量
产量
输入
输入
产量
产量
输入
输入
产量
产量
输入
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
5
1
0
1
6
0
1
1
7
1 B0
1 B1
1 B2
0
0
0
位设置/复位标志
0 =活动
0
1
1
1
1
1
1
1
1
图5. BIT SET / RESET格式
中断控制功能
当82C55A编程模式1操作或
中，提供了控制信号，模式2，其可被用作
中断请求输入到CPU。中断请求
信号从端口C的产生，可以抑制或激活
通过设置或重置有关INTE FL IP- FL操作，使用
端口C的位置位/复位功能
5
半导体
82C55A
CMOS可编程
外设接口
描述
哈里斯82C55A是一种高性能的CMOS版本的
行业标准8255A并通过一个制
自对准硅栅CMOS工艺（可缩放佐治Ⅳ） 。它
是它可以是一个通用的可编程I / O设备
有许多不同的微处理器使用。有24个I / O
销可在2组单独编程
用于操作的3大模式12 。高
的性能和行业标准CON组fi guration
82C55A使用80C86 ， 80C88它兼容
其它微处理器。
静态CMOS电路设计，保证了较低的工作功耗。 TTL
在整个军用温度范围内和公共汽车的兼容性
保持电路省去了上拉电阻。该
哈里斯先进佐治过程导致性能等同
于或大于在现有的功能上等同的产品
功率的一小部分。
1998年6月
特点
引脚兼容NMOS 8255A
24个可编程I / O引脚
完全兼容TTL
高速，无“等待状态”操作同为5MHz和
8MHz的80C86和80C88
直接位设置/复位功能
增强的控制字阅读能力
L7流程
所有I / O端口2.5毫安驱动能力
低待机功耗（ ICCSB ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .10μA
订购信息
产品编号
5MHz
CP82C55A-5
IP82C55A-5
CS82C55A-5
IS82C55A-5
CD82C55A-5
ID82C55A-5
8406601QA
8MHz
CP82C55A
IP82C55A
CS82C55A
IS82C55A
CD82C55A
ID82C55A
8406602QA
温度
包
范围
40 Ld的PDIP
44 Ld的PLCC
40 Ld的
CERDIP
SMD ＃
44垫
CLCC
SMD ＃
-55
o
C至125
o
C
0
o
C至70
o
C
-40
o
C至85
o
C
0
o
C至70
o
C
-40
o
C至85
o
C
0
o
C至70
o
C
-40
o
C至85
o
C
-55
o
C至125
o
C
PKG 。
号
E40.6
E40.6
N44.65
N44.65
F40.6
F40.6
F40.6
F40.6
J44.A
J44.A
MD82C55A - 5 / B MD82C55A / B
MR82C55A - 5 / B MR82C55A / B
8406601XA
8406602XA
引脚配置
82C55A （ DIP ）
顶视图
PA0
PA3
PA2
PA1
PA0
RD
CS
GND
A1
A0
PC7
PC6
PC5
PC4
PC0
PC1
PC2
PC3
PB0
PB1
PB2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
RD
CS
82C55A （ CLCC ）
顶视图
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PA4
6 5 4 3 2 1 44 43 42 41 40
PA5
PA6
7 GND
PA7
NC 8
WR
A1 9
RESET
A0 10
D0
PC7 11
D1
PC6 12
D2
PC5 13
D3
PC4 14
D4
PC0 15
D5
PC1 16
D6
PC2 17
D7
18 19 20 21 22 23 24 25 26 27 28
V
CC
PB7
PB6
PB5
PB4
PB3
PC3
PB0
PB1
PB2
WR
82C55A （ PLCC ）
顶视图
RD
PA0
PA1
PA2
PA3
NC
PA4
PA5
PA6
PA7
WR
39 NC
38 RESET
37 D0
36 D1
35 D2
34 D3
33 D4
32 D5
31 D6
30 D7
29 NC
6 5 4 3 2 1 44 43 42 41 40
CS
GND
A1
A0
PC7
NC
PC6
PC5
PC4
PC0
PC1
7
8
9
10
11
12
13
14
15
16
17
18 1920 21 22 23 24 25 26 27 28
PC2
PC3
PB0
PB1
PB2
NC
PB3
PB4
PB5
PB6
PB7
39
38
37
36
35
34
33
32
31
30
29
RESET
D0
D1
D2
D3
NC
D4
D5
D6
D7
V
CC
PB3
PB4
PB5
PB6
PB7
V
CC
NC
注意：这些器件对静电放电敏感。用户应遵循正确的IC处理程序。
版权
1998年哈里斯公司
网络文件编号
2969.2
1
82C55A
引脚说明
符号
V
CC
GND
D0-D7
RESET
CS
RD
WR
A0-A1
针
数
26
7
27-34
35
6
5
36
8, 9
I / O
I
I
I
I
I
TYPE
描述
V
CC
：在+ 5V电源引脚。引脚26和7之间的0.1μF电容
建议去耦。
地
数据总线：数据总线线是双向三态引脚连接到
系统数据总线。
RESET ：高在此输入清除控制寄存器和所有端口（A ， B，C ）设置
与“总线保持”电路的输入模式打开。
片选信号：片选是一个积极的低投入使用，使82C55A到
数据总线的CPU通信。
READ ：读取是使用由CPU读取状态的有源低输入控制信号
经由数据总线的信息或数据。
写：写入是由CPU使用的加载控制的有源低输入控制信号
字和数据到82C55A 。
地址：这些输入信号，在与RD和WR输入端的同时，控制
三个端口或控制字寄存器中的一个的选择。 A0和A1
通常连接到地址总线的A0 ， A1中的至少显著位。
PORT A ： 8位输入和输出端口。这两种总线高举和总线保持低电平电路是
目前此端口上。
端口B： 8位的输入和输出端口。总线保持较高的电路存在这个端口上。
端口C： 8位的输入和输出端口。总线保持电路存在这个端口上。
PA0-PA7
PB0-PB7
PC0-PC7
1-4, 37-40
18-25
10-17
I / O
I / O
I / O
工作原理图
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
I / O
PA7-PA0
双向
数据总线
D7-D0
数据总线
卜FF器
8-BIT
国内
数据总线
A组
端口C
上
(4)
B组
端口C
低
(4)
I / O
PC7-PC4
I / O
PC3-PC0
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
控制
B组
端口B
(8)
I / O
PB7-PB0
CS
2
82C55A
功能说明
数据总线缓冲器
这三态双向8位缓冲器用于连接
该82C55A到系统数据总线。数据被发送或
在执行输入或输出的接收缓冲器
由CPU的指令。控制字和状态信息
灰是通过数据总线缓冲器还可传送。
读/写控制逻辑
此块的功能是管理所有的内部和
数据和控制或状态字的外部传输。
它接受来自CPU的地址和控制总线的输入
并且又，发出命令到这两个控制组。
（ CS ）
片选。该输入引脚上的“低”使
该82C55A和CPU之间的各项通讯。
（ RD ）
阅读。该输入引脚上的“低”使82C55A送
的数据或状态信息发送到数据总线上的CPU 。在
本质上，它允许CPU向82C55A “读取” 。
（WR）
写。该输入引脚上的“低”使CPU
写入数据或控制字写入82C55A 。
（ A0和A1 ）
端口选择0和端口1，选择这些输入
信号，在与RD和WR输入端的同时，控制
三个端口中的一个的选择或控制字
注册。它们通常连接到最显着的
地址总线的位（ A0和A1 ） 。
82C55A基本操作
输入操作
（READ ）
端口A
→
数据总线
端口B
→
数据总线
端口C
→
数据总线
控制字
→
数据总线
输出操作
（写）
0
0
1
1
0
1
0
1
1
1
1
1
0
0
0
0
0
0
0
0
数据总线
→
端口A
数据总线
→
端口B
数据总线
→
端口C
数据总线
→
控制
禁用功能
X
X
X
X
X
1
X
1
1
0
数据总线
→
三态
数据总线
→
三态
CS
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
I / O
PA7-
PA0
双向
数据总线
数据
公共汽车
D7-D0
卜FF器
A组
端口C
上
(4)
8-BIT
国内
数据总线
B组
端口C
低
(4)
I / O
PC7-
PC4
I / O
PC3-
PC0
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
控制
B组
端口B
(8)
I / O
PB7-
PB0
图1. 82C55A框图。数据总线缓冲器，
读/写， A组& B控制逻辑
功能
（ RESET ）
复位。在此输入“高”初始化控制
寄存器部9Bh和所有端口（A ， B，C ）设置为输入
模式。 “总线保持”装置内部的82C55A将举行
在I / O端口输入到一个逻辑“1”状态以最大保持
电流400μA的。
A和组B组控制
每个端口的功能CON组fi guration是由编程
该系统软件。在本质上，在CPU “产出”一个反面
控制字的82C55A 。控制字中包含
信息，如“模式”，“位设置”，“位复位”等，即ini-
tializes的82C55A的功能CON组fi guration 。
每一个控制块（ A组和B组）的接受
从读“命令” /写控制逻辑，接收
从内部数据总线，并发出“控制字”
适当的指令到其相关联的端口。
对照A组 - 端口A和端口C上（ C7 - C4 ）
控制B组 - 端口B和端口C的低（ C3 - C0 ）
控制字寄存器可以同时写入和读出的
在“基本操作”表中。图4示出了
用于读取和写入操作控制字格式。
当控制字被读出， D7位永远是一个逻辑
“1” ，因为这意味着控制字模式信息。
A1
0
0
1
1
A0
0
1
0
1
RD
0
0
0
0
WR
1
1
1
1
CS
0
0
0
0
3
82C55A
端口A， B和C
该82C55A包含三个8位端口（A ，B和C） 。所有能
被CON组fi gured到各种各样的功能特征
由系统软件，但每个人都有自己的特色
或“个性” ，进一步提升的动力和灵活性
在82C55A 。
端口A
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入锁存。既“拉”和“拉式”总线保持设备
存在于端口A.参见图2A 。
端口B
一个8位的数据输入/输出锁存器/缓冲器和一个8位
数据输入缓冲器。参见图2B 。
端口C
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入缓冲器（不锁存器，用于输入）。该端口可分为
模式控制下的两个4位的端口。每4位端口CON-
含有一个4位锁存器，它可用于控制信号
与端口A的输出和状态信号输入结合
和B见图2b 。
输入模式
主
RESET
OR模式
变化
国内
DATA IN
国内
数据输出
（锁定）
输出模式
外
端口A引脚
模式1
RD ， WR
D7-D0
82C55A
模式0
C
B
8
I / O
4
I / O
4
I / O
A
8
I / O
A0-A1
CS
寄存器将包含部9Bh 。在该系统的执行
方案中，任何其它模式中，可以利用所选
单输出指令。这允许单个82C55A到
用一个简单的软件服务的各种外围设备的
日常维护。编程为一个输出端口的任何
端口被初始化为全零，当该控制字被写入。
地址总线
控制总线
数据总线
PB7-PB0
PC3-PC0
C
PC7-PC4
PA7-PA0
B
8
I / O
控制控制
或I / O
或I / O
C
I / O
A
8
I / O
PB7-PB0
模式2
PA7-PA0
B
8
A
双
定向
图2A 。 PORT总线，保存配置
RESET
OR模式
变化
V
CC
P
PB7-PB0
控制
PA7-PA0
图3.基本模式定义和总线接口
控制字
国内
DATA IN
国内
数据输出
（锁定）
输出模式
外
端口B ，C
针
D7 D6 D5 D4 D3 D2 D1 D0
B组
端口C （下）
1 =输入
0 =输出
端口B
1 =输入
0 =输出
模式选择
0 = 0模式
1 = 1模式
A组
C口（上）
1 =输入
0 =输出
端口A
1 =输入
0 =输出
模式选择
00 - 模式0
01 - MODE 1
1X = MODE 2
模式设置标志
1 - 活动
图2B 。端口B和C总线保持配置
图2.总线保持配置
操作说明
模式选择
有三种基本操作模式相比可
选择由系统软件：
模式0 - 基本输入/输出
模式1 - 选通输入/输出
模式2 - 双向总线
当复位输入端变为“高”时，所有端口都被设置为
用逻辑“ 1 ”电平所持全部24个端口的线路输入模式
内部总线保持装置。复位被删除后，
82C55A可以保持在输入模式中，没有额外的ini-
tialization要求。这消除了需要上拉或上拉
下拉电阻的全CMOS的设计。控制字
图4.模式定义格式
4
82C55A
该模式的端口A和端口B可以分别去定义网络，
而端口C被分成两个部分所要求的
A口和B口去连接nitions 。所有的输出寄存器，
包括状态FL IP- FL OPS ，将被重置的时候
模式被改变。模式也可以组合使它们的
功能去连接nition可以“量体裁衣”，几乎所有的I / O
结构。例如： B组可以被编程
模式0到监察简单的开关的关闭或显示compu-
tational结果， A组可以在模式1进行编程，
监控中断驱动的键盘或纸带阅读机
的基础。
该模式去连接nitions和可能的模式组合可能
看似混乱的科幻RST ，但之后的一个粗略审查
完整的设备操作简单，逻辑I / O技术，它将
表面。在82C55A的设计已考虑到
的东西，如英法fi cient PC板布局，控制信号去Fi的
nition与PC的布局和功能齐全的灵活性来支持
港口几乎所有的外围设备，无需外部逻辑。
这样的设计代表了最大限度地利用可用的
销。
单位置位/复位功能（图5 ）
所有的8位端口C可以设置或重置使用
单输出指令。此功能可降低软件
要求在控制的应用程序。
当C口被用作状态/控制端口A或B ，
这些位可以设置或重置使用位设置/复位
操作，就好像它们是输出端口。
控制字
D7 D6 D5 D4 D3 D2 D1 D0
X
X
别
CARE
X
位置位/复位
1 =
0 =重置
位选择
0 1 2 3 4
0 1 0 1 0
0 0 1 1 0
0 0 0 0 1
此功能允许程序员来启用或禁用
通过一个特定的 I / O设备的CPU中断，而不会影响任何
在中断结构的其他设备。
INTE触发器德网络nition
（ BIT - SET） -INTE是SET - 中断使能
（ BIT - RESET ） -INTE是复位 - 中断禁止
注：所有面膜FL IP- FL OPS自动模式中SE-复位
经文和器件复位。
操作模式
模式0
（基本输入/输出） 。此功能CON组fi guration
提供简单的输入和输出操作的每一个的
三个端口。没有握手协议是必需的，数据是根本令状
十，或从一个特定的端口C读。
模式0基本功能德网络nitions ：
两个8位端口和两个4位端口
所有端口可以输入或输出
输出锁存
输入不锁存
16种不同的输入/输出CON连接gurations可能
MODE 0端口定义
A
D4
0
0
0
0
D3
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
D1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B
D0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
A组
PORTC
端口A（上）
产量
产量
产量
产量
产量
产量
产量
产量
输入
输入
输入
输入
输入
输入
输入
输入
产量
产量
产量
产量
输入
输入
输入
输入
产量
产量
产量
产量
输入
输入
输入
输入
#
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
B组
PORTC
PORT B（下）
产量
产量
输入
输入
产量
产量
输入
输入
产量
产量
输入
输入
产量
产量
输入
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
产量
输入
5
1
0
1
6
0
1
1
7
1 B0
1 B1
1 B2
0
0
0
位设置/复位标志
0 =活动
0
1
1
1
1
1
1
1
1
图5. BIT SET / RESET格式
中断控制功能
当82C55A编程模式1操作或
中，提供了控制信号，模式2，其可被用作
中断请求输入到CPU。中断请求
信号从端口C的产生，可以抑制或激活
通过设置或重置有关INTE FL IP- FL操作，使用
端口C的位置位/复位功能
5
QQ：2880707522 复制
