CDCVF2510A
www.ti.com
SCAS764B - 2004年3月 - 修订2005年4月
3.3 -V锁相环时钟驱动器
具有掉电模式
特点
旨在满足并超越PC133
SDRAM注册DIMM规格
修订版1.1
扩频时钟兼容
工作频率20 MHz至175 MHz的
在66 MHz的静态相位误差分布
166兆赫为± 125 ps的
抖动( CYC - CYC )在66 MHz到166 MHz的是
| 70 | PS
先进的深亚微米工艺的结果
超过40%的低功耗
消费VS一代
PC133设备
自动频率检测禁用
设备(省电模式)
可在塑料24引脚TSSOP
分配一个时钟输入到一个银行
10路输出
外部反馈( FBIN )码头
用于将输出同步的时钟
输入
25 Ω片系列阻尼电阻器
无需外部RC网络所需
工作在3.3 V
应用
DRAM应用
基于PLL的时钟分配器
非PLL时钟缓冲器
PW包
( TOP VIEW )
AGND
V
CC
1Y0
1Y1
1Y2
GND
GND
1Y3
1Y4
V
CC
G
FBOUT
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
CLK
AV
CC
V
CC
1Y9
1Y8
GND
GND
1Y7
1Y6
1Y5
V
CC
FBIN
描述
该CDCVF2510A是一款高性能,低偏移,低抖动锁相环( PLL )时钟驱动器。该
CDCVF2510A使用一个锁相环( PLL),可精确地对准,在频率和相位,所述反馈
( FBOUT )输出到时钟(CLK)的输入信号。它是专为与同步DRAM中使用而设计的。该
CDCVF2510A工作在3.3 V V
CC
并且还提供了集成的串联阻尼电阻,使其理想
用于驱动点对点荷载。
10输出一个银行提供10低偏移,低抖动CLK的副本。输出信号的占空比被调整为
50%以上,独立的占空比在CLK的。输出使能或通过控制( G)输入无效。当
输入为高电平时,输出在相位和频率上与CLK的切换;当对G输入为低电平,则输出
禁止在逻辑低状态。该器件automically进入掉电模式时,无输入信号
( < 1兆赫)被施加到的CLK ;输出进入低状态。
含锁相环与许多产品, CDCVF2510A不需要外部RC网络。环路滤波器
对于PLL被包含在芯片上,减少了元件数量,电路板空间和成本。
因为它是基于锁相环电路,所述CDCVF2510A需要一个稳定时间以达到锁相
反馈信号与参考信号。这个稳定时间要求的下列权力和应用
固定频率,固定相位信号CLK,或以下任何改变PLL的参考或反馈信号。
PLL可以通过捆扎的AV旁路
CC
接地作为一个简单的时钟缓冲器使用。
请注意,一个重要的通知有关可用性,标准保修,并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有 2004-2005 ,德州仪器
CDCVF2510A
SCAS764B - 2004年3月 - 修订2005年4月
www.ti.com
该CDCVF2510A的特点是操作从0° C至85°C 。
对于应用程序信息,请参阅应用报告
高速分布设计技术
CDC509/516/2509/2510/2516
(文献编号SLMA003 )和
使用CDC2509A / 2510A PLL与传播
扩频时钟( SSC )
(文献编号SCAA039 ) 。
功能表
输入
AVDD
GND
GND
GND
GND
GND
3.3 V ( NOM )
3.3 V ( NOM )
3.3 V ( NOM )
3.3 V ( NOM )
3.3 V ( NOM )
3.3 V ( NOM )
G
H
H
L
L
L
L
L
H
H
H
X
CLK
L
H
L
H
切换
H
切换
L
H
切换
< 1兆赫
1Y(0:9)
L
H
L
L
L
L
L
L
H
相位切换到CLK
L
输出
FBOUT
L
H
L
H
相位切换到CLK
L
相位切换到CLK
L
H
相位切换到CLK
L
旁路/ OFF
旁路/ OFF
旁路/ OFF
旁路/ OFF
旁路/ OFF
On
On
On
On
On
关闭
PLL
2
CDCVF2510A
www.ti.com
SCAS764B - 2004年3月 - 修订2005年4月
功能框图
G
11
3
1Y0
4
1Y1
5
1Y2
8
1Y3
9
1Y4
15
1Y5
16
1Y6
CLK
24
FBIN
13
AV
CC
23
T
A
0 ° C至85°C
PLL
17
1Y7
20
1Y8
21
1Y9
12
FBOUT
可选项
包
小外形封装( PW )
CDCVF2510APWR
CDCVF2510APW
3
CDCVF2510A
SCAS764B - 2004年3月 - 修订2005年4月
www.ti.com
终端功能
终奌站
名字
号
TYPE
描述
时钟输入。 CLK提供时钟信号,以通过所述CDCVF2510A时钟驱动器进行分配。 CLK
被用来提供基准信号给所述集成PLL,它产生时钟输出信号。
CLK必须具有固定频率和固定相位的锁相环,以获得相位锁定。一旦电路
接通电源且有效的CLK信号被施加到相需要在PLL的稳定化时间
锁定反馈信号到它的参考信号。
反馈输入。 FBIN提供反馈信号到内部PLL 。 FBIN必须是硬连线的,以
FBOUT完成PLL 。该集成的PLL同步的CLK和FBIN使得存在
CLK和FBIN间名义上的零相位误差。
输出组启用。 G是输出使能输出端1Y (0 :9)。当G为低电平时,输出1Y (0: 9)的
禁止为逻辑低电平状态。当G为高电平时,所有输出1Y ( 0 : 9 )已启用,切换时的
相同频率的CLK 。
反馈输出。 FBOUT专用于外部反馈。它的开关频率为相同的频率
CLK 。当从外部连接到FBIN , FBOUT完成PLL的反馈环路。 FBOUT有
集成的25 - Ω串联阻尼电阻。
时钟输出。这些输出提供CLK的低偏移的副本。输出银行1Y ( 0 : 9 ),通过启用
对G输入。这些输出可以通过拉高对G控制输入被禁用为逻辑低电平状态。
每个输出有一个集成的25 - Ω串联阻尼电阻。
模拟电源。 AV
CC
提供了用于模拟电路的功率参考。此外, AV
CC
可用于绕过锁相环。当AV
CC
绑在地上, PLL被旁路, CLK为
直接缓冲到该设备输出。
电源
CLK
24
I
FBIN
13
I
G
11
I
FBOUT
12
3, 4, 5, 8, 9,
15, 16, 17, 20,
21
23
1
2, 10, 14, 22
6, 7, 18, 19
O
1Y (0:9)
O
AV
CC
AGND
V
CC
GND
动力
地面模拟地。 AGND为模拟电路的接地参考。
动力
接地接地
绝对最大额定值
在工作自由空气的温度范围内(除非另有说明)
AV
CC
V
CC
V
I
V
O
I
IK
I
OK
I
O
Z
θJA
Z
θJC
T
J
T
英镑
(1)
(2)
(3)
(4)
电源电压范围
电源电压范围
输入电压范围
(2)
(2) (3)
(1)
AV
CC
& LT ; V
CC
+ 0.7 V
-0.5 V至4.3 V
-0.5 V至4.6 V
-0.5 V到V
CC
+ 0.5 V
-50毫安
-50毫安
-50毫安
-100毫安
(4)
电压范围应用于任何输出的高或低的状态
输入钳位电流(V
I
< 0 )
输出钳位电流, (V
O
& LT ; 0或V
O
& GT ; V
CC
)
连续输出电流(V
O
= 0至V
CC
)
连续电流通过每个V
CC
或GND
结到环境封装的热阻抗
结到外壳热阻
存储温度范围
(4)
114.5°C/W
25.7°C/W
125°C
-65_C到150_C
最大允许结温
AV
CC
一定不能超过V
CC
+ 0.7 V.
如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。
这个值被限制在4.6V的最大。
封装的热阻抗和结点到外壳的热阻的计算按照JESD51 (没有空气流动
条件)和JEDEC252P (高K板) 。
4
CDCVF2510A
www.ti.com
SCAS764B - 2004年3月 - 修订2005年4月
推荐工作条件
(1)
民
V
CC
, AV
CC
V
IH
V
IL
V
I
I
OH
I
OL
f
CLK
电源电压
高电平输入电压
低电平输入电压
输入电压
高电平输出电流
低电平输出电流,
时钟
频率
(2)
20
40%
输入时钟的占空比
稳定时间
(1)
(2)
0
3
2
0.8
V
CC
–12
12
175
60%
1
ms
最大
3.6
单位
V
V
V
V
mA
mA
兆赫
未使用的输入必须保持高电平或低电平,以防止它们飘浮。
所需时间为一体的PLL电路,以获得它的反馈信号的相位锁定到它的参考信号。对于锁相是
得到的,固定频率,固定相位基准信号必须存在于CLK 。直到相位锁定被获得,规格为
传播延迟,倾斜和抖动的参数在给定的
开关特性
表不适用。此参数不
申请在SSC的应用输入调制。
电气特性
在推荐工作的自由空气的温度范围(除非另有说明)
参数
V
IK
V
OH
输入钳位电压
高电平输出电压
测试条件
I
I
= -18毫安
I
OH
= –100 A
I
OH
= -12毫安
I
OH
= -6毫安
I
OL
= 100 A
V
OL
低电平输出电压
I
OL
= 12毫安
I
OL
= 6毫安
V
O
= 1 V
I
OH
高电平输出电流
V
O
= 1.65 V
V
O
= 3.135 V
V
O
= 1.95 V
I
OL
I
I
I
CC (2)
I
CC
C
i
C
o
(1)
(2)
低电平输出电流
输入电流
电源电流
(静态,不输出切换)
改变电源电流
输入电容
输出电容
V
O
= 1.65 V
V
O
= 0.4 V
V
I
= V
CC
或GND
V
I
= V
CC
或GND ,我
O
= 0,
输出:低或高
一个输入在V
CC
– 0.6 V,
其他输入在V
CC
or
GND
V
I
= V
CC
或GND
V
O
= V
CC
或GND
V
CC
, AV
CC
3V
MIN到MAX
3V
3V
MIN到MAX
3V
3V
3V
3.3 V
3.6 V
3V
3.3 V
3.6 V
3.6 V
3.6 V, 0 V
3.3 V至3.6 V
3.3 V
3.3 V
2.5
2.8
30
40
10
±5
40
500
A
A
A
pF
pF
mA
–28
–36
-8
mA
V
CC
–0.2
2.1
2.4
0.2
0.8
0.55
V
V
民
典型值
(1)
最大
-1.2
单位
V
对于显示为最小值或最大值的条件下,使用推荐的工作条件下,指定相应的值。
对于动态我
CC
与频率,见
图9
和
网络连接gure 10 。
5
CDCVF2510A
www.ti.com
SCAS764B - 2004年3月 - 修订2005年4月
3.3 -V锁相环时钟驱动器
具有掉电模式
特点
旨在满足并超越PC133
SDRAM注册DIMM规格
修订版1.1
扩频时钟兼容
工作频率20 MHz至175 MHz的
在66 MHz的静态相位误差分布
166兆赫为± 125 ps的
抖动( CYC - CYC )在66 MHz到166 MHz的是
| 70 | PS
先进的深亚微米工艺的结果
超过40%的低功耗
消费VS一代
PC133设备
自动频率检测禁用
设备(省电模式)
可在塑料24引脚TSSOP
分配一个时钟输入到一个银行
10路输出
外部反馈( FBIN )码头
用于将输出同步的时钟
输入
25 Ω片系列阻尼电阻器
无需外部RC网络所需
工作在3.3 V
应用
DRAM应用
基于PLL的时钟分配器
非PLL时钟缓冲器
PW包
( TOP VIEW )
AGND
V
CC
1Y0
1Y1
1Y2
GND
GND
1Y3
1Y4
V
CC
G
FBOUT
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
CLK
AV
CC
V
CC
1Y9
1Y8
GND
GND
1Y7
1Y6
1Y5
V
CC
FBIN
描述
该CDCVF2510A是一款高性能,低偏移,低抖动锁相环( PLL )时钟驱动器。该
CDCVF2510A使用一个锁相环( PLL),可精确地对准,在频率和相位,所述反馈
( FBOUT )输出到时钟(CLK)的输入信号。它是专为与同步DRAM中使用而设计的。该
CDCVF2510A工作在3.3 V V
CC
并且还提供了集成的串联阻尼电阻,使其理想
用于驱动点对点荷载。
10输出一个银行提供10低偏移,低抖动CLK的副本。输出信号的占空比被调整为
50%以上,独立的占空比在CLK的。输出使能或通过控制( G)输入无效。当
输入为高电平时,输出在相位和频率上与CLK的切换;当对G输入为低电平,则输出
禁止在逻辑低状态。该器件automically进入掉电模式时,无输入信号
( < 1兆赫)被施加到的CLK ;输出进入低状态。
含锁相环与许多产品, CDCVF2510A不需要外部RC网络。环路滤波器
对于PLL被包含在芯片上,减少了元件数量,电路板空间和成本。
因为它是基于锁相环电路,所述CDCVF2510A需要一个稳定时间以达到锁相
反馈信号与参考信号。这个稳定时间要求的下列权力和应用
固定频率,固定相位信号CLK,或以下任何改变PLL的参考或反馈信号。
PLL可以通过捆扎的AV旁路
CC
接地作为一个简单的时钟缓冲器使用。
请注意,一个重要的通知有关可用性,标准保修,并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有 2004-2005 ,德州仪器
CDCVF2510A
SCAS764B - 2004年3月 - 修订2005年4月
www.ti.com
该CDCVF2510A的特点是操作从0° C至85°C 。
对于应用程序信息,请参阅应用报告
高速分布设计技术
CDC509/516/2509/2510/2516
(文献编号SLMA003 )和
使用CDC2509A / 2510A PLL与传播
扩频时钟( SSC )
(文献编号SCAA039 ) 。
功能表
输入
AVDD
GND
GND
GND
GND
GND
3.3 V ( NOM )
3.3 V ( NOM )
3.3 V ( NOM )
3.3 V ( NOM )
3.3 V ( NOM )
3.3 V ( NOM )
G
H
H
L
L
L
L
L
H
H
H
X
CLK
L
H
L
H
切换
H
切换
L
H
切换
< 1兆赫
1Y(0:9)
L
H
L
L
L
L
L
L
H
相位切换到CLK
L
输出
FBOUT
L
H
L
H
相位切换到CLK
L
相位切换到CLK
L
H
相位切换到CLK
L
旁路/ OFF
旁路/ OFF
旁路/ OFF
旁路/ OFF
旁路/ OFF
On
On
On
On
On
关闭
PLL
2
CDCVF2510A
www.ti.com
SCAS764B - 2004年3月 - 修订2005年4月
功能框图
G
11
3
1Y0
4
1Y1
5
1Y2
8
1Y3
9
1Y4
15
1Y5
16
1Y6
CLK
24
FBIN
13
AV
CC
23
T
A
0 ° C至85°C
PLL
17
1Y7
20
1Y8
21
1Y9
12
FBOUT
可选项
包
小外形封装( PW )
CDCVF2510APWR
CDCVF2510APW
3
CDCVF2510A
SCAS764B - 2004年3月 - 修订2005年4月
www.ti.com
终端功能
终奌站
名字
号
TYPE
描述
时钟输入。 CLK提供时钟信号,以通过所述CDCVF2510A时钟驱动器进行分配。 CLK
被用来提供基准信号给所述集成PLL,它产生时钟输出信号。
CLK必须具有固定频率和固定相位的锁相环,以获得相位锁定。一旦电路
接通电源且有效的CLK信号被施加到相需要在PLL的稳定化时间
锁定反馈信号到它的参考信号。
反馈输入。 FBIN提供反馈信号到内部PLL 。 FBIN必须是硬连线的,以
FBOUT完成PLL 。该集成的PLL同步的CLK和FBIN使得存在
CLK和FBIN间名义上的零相位误差。
输出组启用。 G是输出使能输出端1Y (0 :9)。当G为低电平时,输出1Y (0: 9)的
禁止为逻辑低电平状态。当G为高电平时,所有输出1Y ( 0 : 9 )已启用,切换时的
相同频率的CLK 。
反馈输出。 FBOUT专用于外部反馈。它的开关频率为相同的频率
CLK 。当从外部连接到FBIN , FBOUT完成PLL的反馈环路。 FBOUT有
集成的25 - Ω串联阻尼电阻。
时钟输出。这些输出提供CLK的低偏移的副本。输出银行1Y ( 0 : 9 ),通过启用
对G输入。这些输出可以通过拉高对G控制输入被禁用为逻辑低电平状态。
每个输出有一个集成的25 - Ω串联阻尼电阻。
模拟电源。 AV
CC
提供了用于模拟电路的功率参考。此外, AV
CC
可用于绕过锁相环。当AV
CC
绑在地上, PLL被旁路, CLK为
直接缓冲到该设备输出。
电源
CLK
24
I
FBIN
13
I
G
11
I
FBOUT
12
3, 4, 5, 8, 9,
15, 16, 17, 20,
21
23
1
2, 10, 14, 22
6, 7, 18, 19
O
1Y (0:9)
O
AV
CC
AGND
V
CC
GND
动力
地面模拟地。 AGND为模拟电路的接地参考。
动力
接地接地
绝对最大额定值
在工作自由空气的温度范围内(除非另有说明)
AV
CC
V
CC
V
I
V
O
I
IK
I
OK
I
O
Z
θJA
Z
θJC
T
J
T
英镑
(1)
(2)
(3)
(4)
电源电压范围
电源电压范围
输入电压范围
(2)
(2) (3)
(1)
AV
CC
& LT ; V
CC
+ 0.7 V
-0.5 V至4.3 V
-0.5 V至4.6 V
-0.5 V到V
CC
+ 0.5 V
-50毫安
-50毫安
-50毫安
-100毫安
(4)
电压范围应用于任何输出的高或低的状态
输入钳位电流(V
I
< 0 )
输出钳位电流, (V
O
& LT ; 0或V
O
& GT ; V
CC
)
连续输出电流(V
O
= 0至V
CC
)
连续电流通过每个V
CC
或GND
结到环境封装的热阻抗
结到外壳热阻
存储温度范围
(4)
114.5°C/W
25.7°C/W
125°C
-65_C到150_C
最大允许结温
AV
CC
一定不能超过V
CC
+ 0.7 V.
如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。
这个值被限制在4.6V的最大。
封装的热阻抗和结点到外壳的热阻的计算按照JESD51 (没有空气流动
条件)和JEDEC252P (高K板) 。
4
CDCVF2510A
www.ti.com
SCAS764B - 2004年3月 - 修订2005年4月
推荐工作条件
(1)
民
V
CC
, AV
CC
V
IH
V
IL
V
I
I
OH
I
OL
f
CLK
电源电压
高电平输入电压
低电平输入电压
输入电压
高电平输出电流
低电平输出电流,
时钟
频率
(2)
20
40%
输入时钟的占空比
稳定时间
(1)
(2)
0
3
2
0.8
V
CC
–12
12
175
60%
1
ms
最大
3.6
单位
V
V
V
V
mA
mA
兆赫
未使用的输入必须保持高电平或低电平,以防止它们飘浮。
所需时间为一体的PLL电路,以获得它的反馈信号的相位锁定到它的参考信号。对于锁相是
得到的,固定频率,固定相位基准信号必须存在于CLK 。直到相位锁定被获得,规格为
传播延迟,倾斜和抖动的参数在给定的
开关特性
表不适用。此参数不
申请在SSC的应用输入调制。
电气特性
在推荐工作的自由空气的温度范围(除非另有说明)
参数
V
IK
V
OH
输入钳位电压
高电平输出电压
测试条件
I
I
= -18毫安
I
OH
= –100 A
I
OH
= -12毫安
I
OH
= -6毫安
I
OL
= 100 A
V
OL
低电平输出电压
I
OL
= 12毫安
I
OL
= 6毫安
V
O
= 1 V
I
OH
高电平输出电流
V
O
= 1.65 V
V
O
= 3.135 V
V
O
= 1.95 V
I
OL
I
I
I
CC (2)
I
CC
C
i
C
o
(1)
(2)
低电平输出电流
输入电流
电源电流
(静态,不输出切换)
改变电源电流
输入电容
输出电容
V
O
= 1.65 V
V
O
= 0.4 V
V
I
= V
CC
或GND
V
I
= V
CC
或GND ,我
O
= 0,
输出:低或高
一个输入在V
CC
– 0.6 V,
其他输入在V
CC
or
GND
V
I
= V
CC
或GND
V
O
= V
CC
或GND
V
CC
, AV
CC
3V
MIN到MAX
3V
3V
MIN到MAX
3V
3V
3V
3.3 V
3.6 V
3V
3.3 V
3.6 V
3.6 V
3.6 V, 0 V
3.3 V至3.6 V
3.3 V
3.3 V
2.5
2.8
30
40
10
±5
40
500
A
A
A
pF
pF
mA
–28
–36
-8
mA
V
CC
–0.2
2.1
2.4
0.2
0.8
0.55
V
V
民
典型值
(1)
最大
-1.2
单位
V
对于显示为最小值或最大值的条件下,使用推荐的工作条件下,指定相应的值。
对于动态我
CC
与频率,见
图9
和
网络连接gure 10 。
5
CDCVF2510A
www.ti.com
...............................................................................................................................................
SCAS764C - 2004年3月 - 修订2009年2月
3.3 -V锁相环时钟驱动器
具有掉电模式
1
特点
旨在满足并超越PC133
SDRAM注册DIMM规格
修订版1.1
扩频时钟兼容
工作频率20 MHz至175 MHz的
在66 MHz的静态相位误差分布
166兆赫为± 125 ps的
抖动( CYC - CYC )在66 MHz到166 MHz的是
| 70 | PS
在先进的深亚微米工艺的结果
超过40%的低功耗
消费VS一代
PC133设备
自动频率检测禁用
设备(省电模式)
可在塑料24引脚TSSOP
分配一个时钟输入到一个银行
10路输出
外部反馈( FBIN )码头
用于将输出同步的时钟
输入
25 Ω片系列阻尼电阻器
无需外部RC网络所需
工作在3.3 V
应用
DRAM应用
基于PLL的时钟分配器
非PLL时钟缓冲器
PW包
( TOP VIEW )
AGND
V
CC
1Y0
1Y1
1Y2
GND
GND
1Y3
1Y4
V
CC
G
FBOUT
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
CLK
AV
CC
V
CC
1Y9
1Y8
GND
GND
1Y7
1Y6
1Y5
V
CC
FBIN
描述
该CDCVF2510A是一款高性能,低偏移,低抖动锁相环( PLL )时钟驱动器。该
CDCVF2510A使用一个锁相环( PLL),可精确地对准,在频率和相位,所述反馈
( FBOUT )输出到时钟(CLK)的输入信号。它是专为与同步DRAM中使用而设计的。该
CDCVF2510A工作在3.3 V V
CC
并且还提供了集成的串联阻尼电阻,使其理想
用于驱动点对点荷载。
10输出一个银行提供10低偏移,低抖动CLK的副本。输出信号的占空比被调整为
50%以上,独立的占空比在CLK的。输出使能或通过控制( G)输入无效。当
输入为高电平时,输出在相位和频率上与CLK的切换;当对G输入为低电平,则输出
禁止在逻辑低状态。该器件automically进入掉电模式时,无输入信号
( < 1兆赫)被施加到的CLK ;输出进入低状态。
含锁相环与许多产品, CDCVF2510A不需要外部RC网络。环路滤波器
对于PLL被包含在芯片上,减少了元件数量,电路板空间和成本。
因为它是基于锁相环电路,所述CDCVF2510A需要一个稳定时间以达到锁相
反馈信号与参考信号。这个稳定时间要求的下列权力和应用
固定频率,固定相位信号CLK,或以下任何改变PLL的参考或反馈信号。
PLL可以通过捆扎的AV旁路
CC
接地作为一个简单的时钟缓冲器使用。
1
请注意,一个重要的通知有关可用性,标准保修,并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有2004-2009 ,德州仪器
CDCVF2510A
SCAS764C - 2004年3月 - 修订2009年2月
...............................................................................................................................................
www.ti.com
这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉
储存或搬运过程中,以防止对静电损坏MOS大门。
说明继续
该CDCVF2510A的特点是操作从0° C至85°C 。
对于应用程序信息,请参阅应用报告
高速分布设计技术
CDC509/516/2509/2510/2516
(文献编号
SLMA003)
和
使用CDC2509A / 2510A PLL与传播
扩频时钟( SSC )
(文献编号
SCAA039).
功能表
输入
AVDD
GND
GND
3.3 V ( NOM )
3.3 V ( NOM )
3.3 V ( NOM )
G
L
H
L
H
X
CLK
信号
信号
CLK > 1兆赫
CLK > 1兆赫
CLK < 1兆赫
1Y(0:9)
L
信号(延迟)
L
CLK (同相)
L
输出
FBOUT
信号(延迟)
信号(延迟)
CLK (同相)
CLK (同相)
L
旁路/ OFF
旁路/ OFF
On
On
关闭
PLL
2
提交文档反馈
产品文件夹链接( S) :
CDCVF2510A
版权所有2004-2009 ,德州仪器
CDCVF2510A
www.ti.com
...............................................................................................................................................
SCAS764C - 2004年3月 - 修订2009年2月
功能框图
G
11
3
1Y0
4
1Y1
5
1Y2
8
1Y3
9
1Y4
15
1Y5
CLK
24
FBIN
13
AV
CC
23
T
A
0 ° C至85°C
版权所有2004-2009 ,德州仪器
PLL
16
1Y6
17
1Y7
20
1Y8
21
1Y9
12
FBOUT
可选项
包
小外形封装( PW )
CDCVF2510APWR
CDCVF2510APW
提交文档反馈
产品文件夹链接( S) :
CDCVF2510A
3
CDCVF2510A
SCAS764C - 2004年3月 - 修订2009年2月
...............................................................................................................................................
www.ti.com
终端功能
终奌站
名字
号
TYPE
描述
时钟输入。 CLK提供时钟信号,以通过所述CDCVF2510A时钟驱动器进行分配。 CLK
被用来提供基准信号给所述集成PLL,它产生时钟输出信号。
CLK必须具有固定频率和固定相位的锁相环,以获得相位锁定。一旦电路
接通电源且有效的CLK信号被施加到相需要在PLL的稳定化时间
锁定反馈信号到它的参考信号。
反馈输入。 FBIN提供反馈信号到内部PLL 。 FBIN必须是硬连线的,以
FBOUT完成PLL 。该集成的PLL同步的CLK和FBIN使得存在
CLK和FBIN间名义上的零相位误差。
输出组启用。 G是输出使能输出端1Y (0 :9)。当G为低电平时,输出1Y (0: 9)的
禁止为逻辑低电平状态。当G为高电平时,所有输出1Y ( 0 : 9 )已启用,切换时的
相同频率的CLK 。
反馈输出。 FBOUT专用于外部反馈。它的开关频率为相同的频率
CLK 。当从外部连接到FBIN , FBOUT完成PLL的反馈环路。 FBOUT有
集成的25 - Ω串联阻尼电阻。
时钟输出。这些输出提供CLK的低偏移的副本。输出银行1Y ( 0 : 9 ),通过启用
对G输入。这些输出可以通过拉高对G控制输入被禁用为逻辑低电平状态。
每个输出有一个集成的25 - Ω串联阻尼电阻。
模拟电源。 AV
CC
提供了用于模拟电路的功率参考。此外, AV
CC
可用于绕过锁相环。当AV
CC
绑在地上, PLL被旁路, CLK为
直接缓冲到该设备输出。
电源
CLK
24
I
FBIN
13
I
G
11
I
FBOUT
12
3, 4, 5, 8, 9,
15, 16, 17, 20,
21
23
1
2, 10, 14, 22
6, 7, 18, 19
O
1Y (0:9)
O
AV
CC
AGND
V
CC
GND
动力
地面模拟地。 AGND为模拟电路的接地参考。
动力
接地接地
绝对最大额定值
在工作自由空气的温度范围内(除非另有说明)
AV
CC
V
CC
V
I
V
O
I
IK
I
OK
I
O
Z
θJA
Z
θJC
T
J
T
英镑
(1)
(2)
(3)
(4)
电源电压范围
电源电压范围
输入电压范围
(2)
(2) (3)
(1)
AV
CC
& LT ; V
CC
+ 0.7 V
-0.5 V至4.3 V
-0.5 V至4.6 V
-0.5 V到V
CC
+ 0.5 V
-50毫安
-50毫安
-50毫安
-100毫安
(4)
电压范围应用于任何输出的高或低的状态
输入钳位电流(V
I
< 0 )
输出钳位电流, (V
O
& LT ; 0或V
O
& GT ; V
CC
)
连续输出电流(V
O
= 0至V
CC
)
连续电流通过每个V
CC
或GND
结到环境封装的热阻抗
结到外壳热阻
存储温度范围
(4)
114.5°C/W
25.7°C/W
125°C
-65_C到150_C
最大允许结温
AV
CC
一定不能超过V
CC
+ 0.7 V.
如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。
这个值被限制在4.6V的最大。
封装的热阻抗和结点到外壳的热阻的计算按照JESD51 (没有空气流动
条件)和JEDEC252P (高K板) 。
4
提交文档反馈
产品文件夹链接( S) :
CDCVF2510A
版权所有2004-2009 ,德州仪器
CDCVF2510A
www.ti.com
...............................................................................................................................................
SCAS764C - 2004年3月 - 修订2009年2月
推荐工作条件
(1)
民
V
CC
, AV
CC
V
IH
V
IL
V
I
I
OH
I
OL
f
CLK
电源电压
高电平输入电压
低电平输入电压
输入电压
高电平输出电流
低电平输出电流,
时钟频率
(2)
最大
3.6
0.8
单位
V
V
V
V
mA
mA
兆赫
ms
3
2
0
V
CC
–12
12
20
40%
175
60%
1
输入时钟的占空比
稳定时间
(1)
(2)
未使用的输入必须保持高电平或低电平,以防止它们飘浮。
所需时间为一体的PLL电路,以获得它的反馈信号的相位锁定到它的参考信号。对于锁相是
得到的,固定频率,固定相位基准信号必须存在于CLK 。直到相位锁定被获得,规格为
传播延迟,倾斜和抖动的参数在给定的
开关特性
表不适用。此参数不
申请在SSC的应用输入调制。
电气特性
在推荐工作的自由空气的温度范围(除非另有说明)
参数
V
IK
V
OH
输入钳位电压
高电平输出电压
测试条件
I
I
= -18毫安
I
OH
= –100
A
I
OH
= -12毫安
I
OH
= -6毫安
I
OL
= 100
A
V
OL
低电平输出电压
I
OL
= 12毫安
I
OL
= 6毫安
V
O
= 1 V
I
OH
高电平输出电流
V
O
= 1.65 V
V
O
= 3.135 V
V
O
= 1.95 V
I
OL
I
I
I
CC (2)
ΔI
CC
C
i
C
o
(1)
(2)
低电平输出电流
输入电流
电源电流
(静态,不输出切换)
改变电源电流
输入电容
输出电容
V
O
= 1.65 V
V
O
= 0.4 V
V
I
= V
CC
或GND
V
I
= V
CC
或GND ,我
O
= 0,
输出:低或高
一个输入在V
CC
– 0.6 V,
其他输入在V
CC
or
GND
V
I
= V
CC
或GND
V
O
= V
CC
或GND
V
CC
, AV
CC
3V
MIN到MAX
3V
3V
MIN到MAX
3V
3V
3V
3.3 V
3.6 V
3V
3.3 V
3.6 V
3.6 V
3.6 V, 0 V
3.3 V至3.6 V
3.3 V
3.3 V
2.5
2.8
30
40
10
±5
40
500
A
A
A
pF
pF
mA
–28
–36
-8
mA
V
CC
–0.2
2.1
2.4
0.2
0.8
0.55
V
V
民
典型值
(1)
最大
-1.2
单位
V
对于显示为最小值或最大值的条件下,使用推荐的工作条件下,指定相应的值。
对于动态我
CC
与频率,见
图9
和
网络连接gure 10 。
版权所有2004-2009 ,德州仪器
提交文档反馈
产品文件夹链接( S) :
CDCVF2510A
5