www.ti.com
CDCM7005
SCAS793A - 2005年6月 - 修订2005年6月
表1. PIN ASSINGMENT （续）
终奌站
名字
VBB
BGA
C1
QFN
40
I / O
描述
偏置电压输出到用于偏压未使用的互补输入VCXO_IN为
单端信号。 VBB的输出为V
CC
- 1.3 V的输出电流
限于约1.5毫安。
此输出可通过编程（ SPI ）提供无论是STATUS_REF或
PRI_SEC_CLK信息。该引脚置高，如果的状态条件之一是
有效的。 STATUS_REF是默认设置。
STATUS_REF或
PRI_SEC_CLK
C8
23
O
如果STATUS_REF时， LVCMOS输出提供的状态
参考时钟。如果与上述2 MHz的频率的基准时钟被提供给
PRI_REF或SEC_REF STATUS_REF将被设置为高。
万一PRI_SEC_CLK时， LVCMOS输出指示是否在主
时钟[高]或辅助时钟[低]中选择。
这LVCMOS输出可被编程（ SPI）来提供任一
STATUS_VCXO信息或作为电荷泵（CP）的电流通路。
STATUS_VCXO是默认设置。
STATUS_VCXO
或I_REF_CP
D8
22
O
万一STATUS_VCXO时， LVCMOS输出提供VCXO的状态
输入（频率高于2 MHz的解释为有效的时钟;高电平有效） 。
万一I_REF_CP的，它提供了用于外部参考电流路径
电阻（ 12 kΩ的±1％） ，以支持一个准确的电荷泵电流，可选的。别
使用任何电容电阻两端，防止通过该节点的噪声耦合。如果
内部12 kΩ的选择（默认设置）时，此引脚可以悬空。
LVCMOS输出PLL_LOCK信息。该引脚置高，如果PLL处于
锁定（参见功能说明） 。这个输出可以被编程为数字锁
检测或模拟锁定检测（参见功能说明） 。
PLL被锁定（设置为高）时，如果上升沿或者PRI_REF或SEC_REF
时钟和VCXO_IN时钟的相位频率检测器（PFD ）是内
锁定检测窗口的连续时钟周期的预定数目。
该PLL是失锁（置低）时，如果任一PRI_REF的上升沿或
SEC_REF ）在PFD时钟和VCXO_IN时钟之外的锁定检测
窗口或者一个周期滑移发生。
两者，所述锁定检测窗口和连续的时钟周期数是用户
可自定义（通过SPI ） 。
Y0A ： Y0B
Y1A ： Y1B
Y2A ： Y2B
Y3A ： Y3B
Y4A ： Y4B
F1 ，G1
H2, H3,
H4, H5,
H6, H7,
G8 ， F8
46, 47,
3, 4,
7, 8,
11,12,
16, 17
该CDCM7005的输出是用户可定义的和可任意组合
最多五个LVPECL输出或多达10个LVCMOS输出。的输出是
通过可选的SPI （字1 ，位2-6 ） 。上电时设置为所有输出
LVPECL 。
O
PLL_LOCK
A8
25
I / O
O
绝对最大额定值
在工作自由空气的温度范围内（除非另有说明）
(1)
值/单位
V
CC
, A
VCC
, V
CC_CP
V
I
V
O
I
OUT
I
IN
T
英镑
T
J
(1)
(2)
(3)
电源电压范围
输入电压范围
输出电压范围
(2)
-0.5 V至4.6 V
-0.5 V到V
CC
+ 0.5 V
-0.5 V到V
CC
+ 0.5 V
±50
mA
±20
mA
-65_C到150_C
125°C
(3)
(3)
输出电流为LVPECL / LVCMOS输出
（ 0 < V
O
＆ LT ; V
CC
)
输入电流（V
I
< 0 ，V
I
＆ GT ; V
CC
)
存储温度范围
最高结温
强调超越那些在列
绝对最大额定值
可能对器件造成永久性损坏。这些压力额定值
只和功能在这些或任何其他条件超出下所指示的设备的操作
推荐工作
条件
是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
所有的电源电压必须在相同的时间提供。
如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。
5
QQ：2880707522 复制
