CDCE913
CDCEL913
SCAS849E - 2007年6月 - 修订2010年3月
www.ti.com
这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与处理
适当的预防措施。如果不遵守正确的操作和安装程序,可以造成损坏。
ESD损害的范围可以从细微的性能下降,完成设备故障。精密集成电路可能会更
容易受到伤害,因为很小的参数变化可能导致设备不能满足其公布的规格。
描述
该CDCE913和CDCEL913是模块化的,基于PLL的低成本,高性能,可编程时钟
合成器,乘法器和除法器。它们产生高达从单个输入频率3输出时钟。每
输出可在系统编程的任何时钟频率高达230 MHz时,使用集成的配置
PLL 。
该CDCx913有单独的输出电源引脚,V
DDOUT
,这是1.8 V的CDCEL913和2.5 V至3.3 V的
CDCE913.
输入接受外部晶振或LVCMOS时钟信号。如果一个外部晶体的情况下,芯片上的负载
电容足以满足大多数应用。负载电容值的可编程范围为020 pF的。
此外,片上的VCXO是可选择的,它允许到外部的输出频率的同步
控制信号,即, PWM信号。
深的M / N分频器比率允许一代的零ppm的音频/视频,网络(WLAN ,蓝牙,
从如以太网, GPS)或接口( USB , IEEE1394 ,记忆棒)的时钟, 27 MHz参考输入
频率。
该PLL支持SSC (扩频时钟) 。 SSC可以是中心扩频或向下蔓延时钟是
一种常用的技术,以减少电磁干扰(EMI) 。
基于PLL频率和分频器设置,内部环路滤波器元件的自动
调整,以达到高稳定和优化抖动传递特性。
设备支持的非易失性的EEPROM编写用于设备到应用的容易定制。
它是预设为出厂默认配置(见
默认设备配置
部分) 。它可以是
重新编程为不同的应用程序配置PCB组装,或之前重新编程通过系统
编程。所有的设备设置均通过SDA / SCL总线, 2线串行接口。
三个可编程控制输入, S0,S1和S2中,可用于选择不同的频率,或者改变SSC的
设置降低EMI ,或其它控制功能,如,禁止输出为低电平,输出三态,断电, PLL
旁路等)。
该CDCx913工作在1.8 V环境。它工作在-40 ℃的温度范围内,以85 ℃。
终端功能的CDCE913 , CDCEL913
终奌站
名字
Y1–Y3
鑫/ CLK
XOUT
V
CTRL
V
DD
V
DDOUT
GND
S0
SDA/S1
SCL/S2
PIN TSSOP14
11, 9, 8
1
14
4
3
6, 7
5, 10
2
13
12
I / O
O
I
O
I
动力
动力
地
I
I / O或I
I
LVCMOS输出
晶体振荡器输入或LVCMOS时钟输入(通过SDA / SCL总线可选)
晶体振荡器的输出(悬空或不使用时拉)
VCXO控制电压(悬空或不使用时拉)
该设备1.8 V电源
CDCEL913 :
1.8 V电源所有输出
CDCE913 :
3.3 V或2.5 V电源所有输出
地
用户可编程控制输入S0 ; LVCMOS输入;内部上拉500K
SDA :
双向串行数据输入/输出(缺省配置) , LVCMOS的内部
上拉;或
S1:
用户可编程控制输入; LVCMOS输入;内部上拉500K
SCL :
串行时钟输入端LVCMOS (默认配置) ,内部上拉500K或
S2:
用户可编程控制输入; LVCMOS输入;内部上拉500K
描述
2
提交文档反馈
版权所有 2007-2010 ,德州仪器
产品文件夹链接( S) :
CDCE913 CDCEL913