CD74HC7046A,
CD74HCT7046A
从哈里斯半导体数据表收购
SCHS218C
1998年2月 - 修订2003年10月
锁相环
与VCO和锁定检测
描述
该CD74HC7046A和CD74HCT7046A高速
硅栅CMOS器件，符合特定网络连接编
JEDEC标准号7A ，是锁相回路（PLL）的
包含一个线性电压控制振荡器电路
（VCO） ，两相比较器（ PC1，PC2 ） ，和一个锁
探测器。一种信号输入和比较器输入是常见
到各比较器。锁定检测器提供了在一个高电平
引脚1 （LD）时， PLL被锁定。锁定检测器
电容必须是C连接引脚15之间（
LD
）和引脚
图8（ GND）。为100kHz时的到10MHz的频率范围内，该
锁定检测电容应1000PF到10pF的，
分别。
的信号输入可以直接耦合到大的电压
信号，或间接耦合（与串联电容器）来
小电压信号。自偏置输入电路保持小
输入放大器器的线性区域内的电压信号。
用无源低通滤波器，所述7046A形成二阶
订单环PLL 。出色的VCO线性度所取得
利用线性运算放大器的技术。
特点
[ /标题
(CD74
HC704
6A,
CD74
HCT70
46A)
/子
拍摄对象
（相位
锁定
环
18MHz的的V中心频率（典型值）
CC
= 5V,
为12MHz的V最小中心频率
CC = 4.5V
两个相位比较器的选择
- 异或
- 边沿触发JK触发器
卓越的VCO频率线性度
VCO ，抑制控制ON / OFF键位和低
待机功耗
最小频率漂移
零电压偏移由于缓冲放大器
工作电源电压范围
- VCO节。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3V至6V
- 数字部分。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2V到6V
扇出（整个温度范围内）
- 标准输出。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10输入通道负载
- 公交驱动器输出。 。 。 。 。 。 。 。 。 。 。 。 。 15输入通道负载
宽工作温度范围。 。 。 -55
o
C至125
o
C
平衡传输延迟和转换时间
显着的功耗相比减少LSTTL
逻辑IC
HC类型
- 2V至6V工作
- 高抗噪性：不适用
IL
= 30%, N
IH
的V = 30 ％
CC
在V
CC
= 5V
HCT类型
- 4.5V至5.5V工作电压
- 直接输入通道输入逻辑兼容，
V
IL
= 0.8V （最大值） ，V
IH
= 2V （最小值）
- CMOS兼容输入，我
l
≤
1μA在V
OL
, V
OH
订购信息
产品型号
CD74HC7046AE
CD74HC7046AM
CD74HC7046AMT
CD74HC7046AM96
CD74HCT7046AE
CD74HCT7046AM
CD74HCT7046AMT
CD74HCT7046AM96
TEMP 。 RANGE
(
o
C)
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
包
16 Ld的PDIP
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOIC
16 Ld的PDIP
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOIC
应用
FM调制和解调
频率合成与乘法
频率歧视
音频解码
数据同步和调理
电压 - 频率转换
电机速度控制
相关文献
- AN8823 ， CMOS锁相回路的应用
使用CD74HC / HCT7046A和
CD74HC/HCT7046A
注：订货时，使用整个零件编号。该SUF科幻×96
表示磁带和卷轴。该SUF科幻X T表示小批量卷轴
250 。
注意：这些器件对静电放电敏感。用户应遵循正确的IC处理程序。
版权
0.1
2003年，德州仪器
1
CD74HC7046A ， CD74HCT7046A
引脚
CD74HC7046A ， CD74HCT7046A
（ PDIP ， SOIC ）
顶视图
COMP
IN
LD 1
PC1
OUT
2
COMP
IN
3
VCO
OUT
4
INH 5
C1
A
6
C1
B
7
GND 8
16 V
CC
15 C
LD
14 SIG
IN
13 PC2
OUT
12 R
2
11 R
1
10 DEM
OUT
9 VCO
IN
C1
A
C1
B
R
1
R
2
VCO
IN
INH
6
7
11
12
9
5
VCO
10
DEM
OUT
4
VCO
OUT
SIG
IN
14
工作原理图
2
3
15
PC1
OUT
C
LD
PC2
OUT
LD
φ
13
1
C1
6
C1
A
C1
B
7 4
VCO
OUT
3
COMP
IN
14
SIG
IN
PC1
OUT
2
+
V
REF
12 R2
R2
11 R1
R1
DEM
OUT
150
VCO
1.5K
锁定探测器
1
15
C
LD
LOCK
探测器
电容
R3
C2
n
V
CC
D
Q
GND
LOCK
探测器
产量
-
V
CC
-
+
V
CC
D
Q
UP
p
PC2
OUT
13
10
R5
-
+
CP Q
R
D
下
CP
Q
R
D
INH
5
VCO
IN
9
图1.逻辑图
2
CD74HC7046A ， CD74HCT7046A
引脚说明
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
符号
LD
PC1
OUT
COMP
IN
VCO
OUT
INH
C1
A
C1
B
GND
VCO
IN
DEM
OUT
R
1
R
2
PC2
OUT
SIG
IN
C
LD
V
CC
名称和功能
锁定检测器输出（高电平有效）
相位比较器1输出
比较器输入
VCO输出
禁止输入
电容C1连接A
电容C1连接B
地（ 0V ）
VCO输入
解调器输出
电阻R1连接
电阻R2连接
相位比较器2输出
信号输入
锁定检测电容输入
正电源电压
相位比较器1 （ PC1 ）
这是一个异或网络。的信号和比较器
输入频率（F
i
）必须有一个50 ％的占空因数，以获得
最大锁定范围。的传递特性
PC1 ，假设纹波（F
r
= 2f
i
）被抑制，是：
V
DEMOUT
= (V
CC
/π) (φ
SIGIN
-
φ
COMPIN
）其中，V
DEMOUT
是在销10的解调器输出; V
DEMOUT
= V
PC1OUT
（通过低通滤波器） 。
从PC1的平均输出电压，提供给VCO输入
通过低通滤波器，并见于在解调器输出
引脚10 （V
DEMOUT
） ，是相区别的所得
的信号（ SIG
IN
）和比较器的输入（COMP
IN
）为
在如图2所示的V平均
DEM
等于1/2 V
CC
当存在于SIG无信号或噪声
IN
以及与该输入
VCO的中心频率处振荡（六
o
） 。典型的波
形式为PC1环路锁定在f
o
在网络连接gure 3所示。
频率捕捉范围（ 2F
c
）是德网络定义为频
昆西范围的输入信号在其上的PLL将它是否锁
最初失锁。频率锁定范围（ 2F
L
）是
德音响定义为输入信号的频率范围在其上
环路保持锁定状态，如果它最初是在锁。捕获
范围小于或等于锁定范围。
与PC1 ，在捕获范围依赖于低通滤波器
特性，并且可以由大到锁定范围。
这种配置甚至保留了锁的行为非常嘈杂
输入信号。典型的这种类型的相位比较器的是
它可以锁定到输入频率接近的谐波
VCO的中心频率。
相位比较器2 （ PC2 ）
这是一个正边沿触发的相位和频率探测器
器。当PLL使用该比较器，环路是CON-
通过积极的信号转换和责任因素受控
SIGIN和COMP
IN
并不重要。 PC2包括两个
D- FL型IP- FL OPS ，控制门和三态输出
阶段。电路功能作为一个上下计数器（图
1 ），其中SIG
IN
导致一个向上计数和COMP
IN
一个向下
算。 PC2的传递函数，假定波纹（六
r
= f
i
)
被抑制，是：
V
DEMOUT
= (V
CC
/4π) (φ
标志
-
φ
COMPIN
）其中，V
DEMOUT
是在销10的解调器输出; V
DEMOUT
= V
PC2OUT
（通过低通滤波器） 。
从PC2的平均输出电压，经由馈送到VCO
低通滤波器，看到在解调器输出引脚10
(V
DEMOUT
），是的相位差得到的
SIG
IN
和COMP
IN
如示于图4的典型波形
为PC2环路锁定在f
o
示于图5中。
当SIG的频率
IN
和COMP
IN
是相等的，但
SIG的相
IN
导致了COMP的
IN
中，p型输出
司机在PC2
OUT
对于对应于一个时间被保持“ON”时
的相位差（ φ
DEMOUT
） 。当SIG的相
IN
落后的COMP的
IN
中，n型驱动器保持“开启”。
当SIG的频率
IN
较器COMP的更高
IN
,
在p型的输出驱动器的大多数输入的保持“ON”时显
纳尔周期时间，而对于循环既n型的其余部分
和p型驱动器是“关”（三态） 。如果SIG
IN
频
概述
VCO
压控振荡器需要一个外部电容C1 （ C1之间
A
和C1
B
），以及一个外部电阻R1 （R1和间
gnd时）或两个外部电阻R1和R2 （R1和间
gnd时，R2和GND）。电阻器R1和电容器C1阻止 -
矿VCO的频率范围。电阻R2使
压控振荡器具有频率（如果需要）的偏移量。看到逻辑dia-
克，如图1所示。
该VCO简化网络连接的高输入阻抗上课的设计
低通滤池通过给设计师一个广泛的选择
电阻/电容范围。为了不加载该低通
滤波器， VCO的输入电压的解调器输出是亲
引脚10 vided （ DEM
OUT
） 。与传统的技
niques其中DEM
OUT
电压是一个阈值电压
比VCO输入电压下，这里的数字高程模型
OUT
电压
等于该VCO输入的。如果DEM
OUT
的情况下，负载
电阻器（R
S
）应该从DEM连接
OUT
到GND ;如果
未使用的， DEM
OUT
应由开放。 VCO的输出
（ VCO
OUT
）可以直接连接到比较器
输入（ COMP
IN
） ，或者通过一个分频器相连。该
压控振荡器的输出信号具有50％的一个特定的编占空因数。一
低电平的禁止输入端（INH ），使压控振荡器，而
高电平禁止VCO可降低待机功耗
消费。
相位比较器
信号输入（SIG
IN
）可以被直接耦合到所述自
在销14的偏置放大器呃提供的信号摆幅
标准的HC系列的输入逻辑电平，电容之间
略去耦合时需要较小的摆动信号。
3
CD74HC7046A ， CD74HCT7046A
昆西比COMP下
IN
频率，那么它是正
键入正在举行“开”大部分周期的驱动程序。之后，又
吸收的敷料，在所述低通滤波器的电容（C2 ）上的电压
连接到PC2
OUT
而变化，直到信号与比较器
输入相等的相位和频率。在这个稳定
点C2上的电压保持恒定的PC2输出
在三态与VCO输入引脚9是一个高阻抗。
因此， PC2 ， SIG之间不存在相位差的存在
IN
和COMP
IN
以上VCO的整个频率范围。
另外，功率耗散由于低通滤波器是
降低，因为p型和n型驱动器是“关”
对于大多数的信号输入周期。但是应当指出的是，
PLL的锁定范围为这种类型的相位比较器是等于
捕获范围，并独立于低通滤波器的。
在与SIG没有信号存在
IN
中，VCO调，通过PC2 ，
到它的最低频率。
锁定操作的检测器原理
检测的锁定状态是通过完成一个或非
栅极和一个包络检测器在图6中。当如图
在PLL处于锁定， NOR门的输出为高，并
锁定检测器的输出端（引脚1 ），是在恒定的高水平。如
环形轨迹上的信号引脚14 （预示着） ，或非门
输出脉冲的宽度代表相differ-
压控振荡器和输入信号之间的分配办法。时间
之间的脉冲将大致等于时间CON-
恒定的VCO的中心频率的。期间的上升时间
脉冲，横跨1.5kΩ电阻二极管正向
偏置而时间常数在该充电路径
锁定检测电容为T = （ 150Ω乘C
LD
).
期间的下降时间的脉冲电容器放电
通过1.5kΩ上和150Ω的电阻和沟道
的第n -设备NOR门的接地电阻
（T = （ 1.5kΩ上+ 150Ω + RN-通道）乘C
LD
).
在电容器预设的波形类似于一个锯齿
如如图7所示锁定检测器的电容值是
由VCO中心频率来确定。典型的范围
电容器为10MHz的频率是大约10pF的和为
在100kHz的频率为约1000pF的。图中图
8可以被用来选择适当的锁定检测器的电容
值。只要环路保持锁定和跟踪，该
锯齿的水平，不会去切换门限以下
施密特触发反相器的历史。如果循环中断锁定，该
宽度误码脉冲的将是足够宽，以允许saw-
齿波形去低于阈值，并在一定的水平变化
施密特触发器的输出将指示锁的损失，
如如图9所示锁定检测器的电容还起到
到滤波器出可能发生的小毛刺当环路是
无论是寻求或失锁。
注意：当使用相位比较器1 ，探测器将只
表明在基本频率的锁定状态和
不上谐波，这PC1也将锁定。如果探测器
锁和灰，需要在谐波锁定范围
PC1 ，然后锁定检测器输出必须OR -ED与
输出PC1的。
V
CC
SIG
IN
V
DEMOUT （ AV ）
COMP
IN
1/2 V
CC
VCO
OUT
PC1
OUT
V
CC
0
0
o
90
o
VCO
IN
GND
φ
DEMOUT
180
o
图2.相位比较器1 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC1OUT
= (V
CC
/
π
) (
φ
SIGIN
-
φ
COM-
针
);
φ
DEMOUT
= (
φ
SIGIN
-
φ
COMPIN
)
图3.典型波形使用PLL相位
比较器1 ， LOOP锁定在f
o
4
CD74HC7046A ， CD74HCT7046A
V
CC
SIG
IN
V
DEMOUT （ AV ）
COMP
IN
VCO
OUT
1/2 V
CC
PC2
OUT
高阻抗OFF - 州
VCO
IN
0
-360
o
0
o
PCP
OUT
360
o
V
CC
GND
φ
DEMOUT
图4.相位比较器2 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC2OUT
= (V
CC
/
π
) (
φ
SIGIN
-
φ
COM-
针
);
φ
DEMOUT
= (
φ
SIGIN
-
φ
COMPIN
)
图5.典型波形使用PLL相位
比较器2 ， LOOP锁定在f
o
7046 LOCK探测器电路
相位差
SIG
IN
UP
FF
销1
1.5k
DN
FF
C
LD
锁定探测器
电容
150
锁定探测器
产量
COMP
IN
引脚15
图6. CD74HC / HCT7046A锁定检测电路
销1
1.5k
150
引脚15
LOCK
探测器
电容
C
LD
LOCK
探测器
产量
V
帽
V
TH
图7.波形出席锁定检测电容当LOCK
5
QQ：2881677436 复制
