CD1283

符合IEEE 1284并行接口

数据表

产品特点

并行端口（外设端）

s

s

高速，双向的，多协议

并行端口：

s

硬件实现的所有模式

在IEEE STD （标准） 1284

说明书（包括自动

协商）

- 并口

兼容模式

- 反向字节模式

- 反向半字节模式

- ECP （扩展功能端口）模式

用游程长度编码/解码

- EPP （增强型并行口）模式

- 高达2兆字节/秒。 ECP中的传输速率

和EPP模式

s

64字节FIFO并行与DMA接口

- 64字节的FIFO ，最多可容纳4

用RLE压缩数据的字节

（运行长度编码）的压缩

启用

s

s

支持外围设备端操作

数据和控制输入/输出焊盘支持

IEEE STD1284 2级界面

规范

CPU总线接口

- 高速从DMA握手

接口

- 每个字DMA传输三个钟

- 在的即时数据压缩采用RLE

（运行长度编码）编码和

解码

8位/ 16位数据接口

- BYTESWAP输入提供了方便

接口既BIG-和little-endian

系统

- 向量中断简化中断

服务程序

系统时钟高达25 MHz的

CMOS技术实现高速

低功耗

采用100引脚MQFP封装

一般

s

s

s

截至2001年5月，本文件取代了基础

通信公司文件

CL - CD1283 - 符合IEEE 1284并行接口。

2001年5月

本文档中的信息均与英特尔提供的连接

产品。没有许可证，明示或暗示，禁止反言或其他方式，对任何知识产权

产权授予本文件。除非英特尔产品销售条款和此类产品的条件提供，英特尔不承担任何责任

无论如何，英特尔不做任何明示或暗示的担保，销售和/或使用英特尔产品，包括责任或有关的保证

适合特定目的的适销性，或不侵犯任何专利，版权或其他知识产权。英特尔产品不

设计用于医疗，救生或延长生命的应用。

英特尔可能随时更改规格和产品说明，在任何时候，恕不另行通知。

设计者不得依赖于任何功能或说明的缺失或特性标记"reserved"或"undefined."英特尔保留

今后对其定义的权利，对于因今后对其进行修改所产生的冲突或不兼容性概不负责。

该CD1283可能包含勘误表的设计缺陷或错误，因此可能导致产品与已出版的规格有所差异。当前

的勘误表备索。

请联系您当地的英特尔销售办事处或分销商，以获取最新的规格和订购产品之前。

哪个有顺序编号的文档或其他英特尔文献中提及的文件副本，可致电1-800-得到

548-4725或访问英特尔网站http://www.intel.com 。

版权所有英特尔公司2001年

*第三方品牌和名称均为其各自所有者的财产。

数据表

符合IEEE 1284并行接口 - CD1283

目录

1.0

2.0

3.0

概观

........................................................................................................................ 9

1.1

优势........................................................................................................... 9

约定

...............................................................................................................11

销信息

..........................................................................................................13

3.1

3.2

3.3

针Diagram.........................................................................................................13

针List.................................................................................................................14

引脚说明................................................ .................................................. 16

注册汇总表............................................... .................................... 19

设备架构................................................ ............................................. 22

中央处理器Interface......................................................................................................22

5.2.1读周期............................................. .............................................. 24

5.2.2写周期............................................. .............................................. 24

5.2.3服务的响应周期........................................... ...................... 24

5.2.4 DMA周期............................................. ............................................... 24

5.2.5中断.............................................. .................................................. 25

5.2.6 DMAREQ *作为中断源.......................................... ..................... 25

5.2.7菊花链配置........................................... ......................... 26

并行端口的服务请求.............................................. .............................. 27

5.3.1硬件激活确认........................................... .............. 32

5.3.2软件激活确认........................................... ................ 32

并行端口FIFO和数据管道............................................ ...................... 32

5.4.1 IEEE标准1284协议........................................... .................... 33

5.4.2总线接口............................................. ............................................. 33

5.4.3并行端口FIFO ............................................ ....................................... 34

5.4.4接收方向............................................. ...................................... 34

5.4.5接收压缩数据............................................ ...................... 35

5.4.6过时的数据（陈旧， OneChar和超时状态位） .......................... 35

5.4.7发送方向............................................. ..................................... 36

并行端口概述............................................... .......................................... 36

5.5.1 Terminology............................................................................................36

5.5.2信号名称............................................. ............................................ 37

5.5.3状态机............................................. ........................................... 37

5.5.4配置.............................................. ............................................ 37

5.5.5中断.............................................. .................................................. 37

5.5.6手动模式............................................. ............................................. 38

............................................. 5.5.7控制信号.......................................... 38

5.5.8并行接口的FIFO ......................................... ................. 39

5.5.9 IEEE 1284协议的谈判.......................................... ................. 39

5.5.10数据传输............................................. ........................................... 40

5.5.11兼容模式状态............................................ .......................... 40

IEEE 1284并行协议支持............................................. ..................... 40

4.0

5.0

注册摘要

...................................................................................................19

4.1

5.1

5.2

功能说明

...........................................................................................22

5.3

5.4

5.5

5.6

数据表

3

CD1283 - 符合IEEE 1284并行接口

5.7

5.8

5.9

5.10

5.6.1兼容模式............................................. .................................... 40

5.6.2反向半字节和反向字节模式....................................... ...... 40

5.6.3 ID请求............................................. ................................................ 41

5.6.4 ECP模式............................................. ................................................. 41

5.6.5 EPP模式............................................. ................................................. 41

协议时间................................................ .................................................. 41

通用I / O端口........................................... ........................................ 42

并行接口............................................... ........................................... 42

硬件配置................................................ .................................... 44

5.10.1接口与Intel ，基于微处理器的系统........................... 45

5.10.2接口，以摩托罗拉，基于微处理器的系统...................... 46

概观............................................................................................................. 47

初始化......................................................................................................... 47

6.2.1器件复位............................................. ............................................. 47

6.2.2服务确认处理............................................ .................. 49

ASCII码表............................................... .............................................. 51

全球Registers.................................................................................................. 53

7.1.1访问使能寄存器............................................ ............................. 53

7.1.2全局固件版本代码注册.......................................... .... 53

7.1.3通用I / O方向寄存器....................................... .......... 54

7.1.4通用I / O寄存器........................................ ........................ 54

7.1.5并行中断寄存器............................................ .......................... 54

7.1.6预分频器周期寄存器............................................ .......................... 55

7.1.7服务请求注册............................................ .......................... 55

虚拟Registers.................................................................................................. 56

最终的服务7.2.1申请注册........................................ ................... 56

7.2.2并行中断向量寄存器........................................... ................ 56

并行流水线寄存器............................................... ................................... 57

7.3.1数据错误注册............................................ .................................... 57

7.3.2 DMA缓冲数据寄存器........................................... ........................... 58

7.3.3保持寄存器状态寄存器........................................... ................ 58

7.3.4主机超时值寄存器........................................... ...................... 59

7.3.5局部中断向量寄存器........................................... ................... 60

7.3.6并行辅助控制寄存器........................................... ............... 61

7.3.7并行通道复位寄存器........................................... ................. 61

7.3.8并行FIFO控制寄存器........................................... .................... 62

7.3.9并行FIFO空指针寄存器.......................................... .......... 63

7.3.10并行FIFO填充指针寄存器.......................................... ................ 63

7.3.11并行FIFO保持寄存器........................................... .................. 63

7.3.12并行FIFO数量注册........................................... .................. 64

7.3.13并行FIFO状态寄存器........................................... ...................... 64

7.3.14并行FIFO门限寄存器........................................... ................ 65

7.3.15运行长度计数寄存器.......................................... ......................... 66

7.3.16过期数据定时器计数寄存器.......................................... ................. 66

7.3.17过期数据定时器周期寄存器.......................................... ................. 67

并行端口寄存器............................................... ......................................... 67

6.0

程序设计

............................................................................................................. 47

6.1

6.2

6.3

7.0

详细的寄存器说明

........................................................................... 53

7.1

7.2

7.3

7.4

4

数据表

符合IEEE 1284并行接口 - CD1283

7.5

7.4.1 EPP地址寄存器............................................ ................................ 67

7.4.2输入值寄存器............................................ ................................... 67

7.4.3手动数据寄存器............................................ ................................. 68

7.4.4协商使能寄存器............................................ ....................... 68

7.4.5协商状态寄存器............................................ ........................ 69

7.4.6问鼎检测寄存器............................................ ................................. 70

7.4.7输出值寄存器............................................ ................................ 70

7.4.8并行通道中断使能寄存器.......................................... ..71

7.4.9并行通道中断状态寄存器.......................................... ... 71

7.4.10并行配置寄存器............................................ ................... 71

7.4.11特殊命令寄存器............................................ ........................ 72

7.4.12短脉冲注册............................................ .................................. 73

7.4.13信号状态寄存器............................................ ................................ 74

7.4.14零检测寄存器............................................ ................................ 74

特殊寄存器................................................ .................................................. 74

7.5.1复位命令寄存器............................................ .......................... 74

绝对最大额定值............................................... .................................. 76

推荐工作条件............................................... .................. 76

AC Characteristics...............................................................................................78

8.3.1异步时序............................................. ................................ 78

8.3.2同步时序............................................. .................................. 84

8.0

电气规格

........................................................................................76

8.1

8.2

8.3

9.0

10.0

指数

包装尺寸

..............................................................................................90

订购信息

..............................................................................................91

.........................................................................................................................................93

数据表

5